Cet exemple décrit une conception de compteur à code gris 8 bits dans Verilog HDL. Les sorties de code gris diffèrent en un seul bit pour chaque deux valeurs successives.
Téléchargez les fichiers utilisés dans cet exemple :
Tableau 1. Liste des ports du compteur gris
Description | du type de nom de | port |
---|---|---|
Clk | Entrée | Entrée d’horloge |
Activer | Entrée | Activer l’entrée |
Réinitialiser | Entrée | Réinitialiser l’entrée |
gray_count[7:0] | Sortie | Sortie de données 8 bits |