Cet exemple de conception se compose uniquement de la conception matérielle à utiliser avec un système d’exploitation compatible qui prend en charge l’unité de gestion de la mémoire (MMU). La section matérielle se compose du cœur Nios® II/f avec MMU activé avec le vectoriel de réinitialisation pointant vers la mémoire Flash et le vectoriel d’exception qui pointe vers la mémoire DDR3.
Vous pouvez utiliser cette conception comme point de départ pour construire vos propres systèmes de processeurs Nios® II compatibles avec MMU. Cette conception prend en charge les kits de développement Intel® FPGA suivants :
Spécifications de la conception du matériel
- cœur Nios® II/f avec module de débogage JTAG
- Contrôleur SDRAM DDR3
- Interface de mémoire flash d’interface flash commune (CFI)
- Contrôle d’accès multimédia Ethernet triple vitesse (MAC)
- JTAG UART
- Timer système
- Timer haute résolution
- Compteur de performances
- E/S parallèles LED (PIOs)
- PiOs à boutons poussoirs
- ID système périphérique
- TX/RX SGDMA
- Mémoire sur puce
Utiliser cet exemple de conception
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet est soumise .
Téléchargez les fichiers zip adaptés à votre kit ci-dessous.
Stratix® IV :
- Fichier zip 4SGX230 Nios® II MMU (14.1) ›
- Fichier zip 4SGX230 Nios® II MMU (14.0) ›
- Fichier zip 4SGX230 Nios® II MMU (13.1) ›
Cyclone® III :
Remarque : la famille de périphériques Cyclone® III ne prend pas en charge la version 14.0 de l’ACDS et les versions précédentes.
Liens connexes
Pour plus d’informations, vous pouvez également vous référer aux liens ci-dessous :