Les exemples montrés dans les tableaux 1 à 5 montrent diverses caractéristiques des familles de CPLD MAX II et MAX faible consommation utilisant le logiciel Quartus® II ou MAX+PLUS® II. Pour plus d’informations sur les différentes méthodes d’entrée de gamme, reportez-vous aux fichiers d’aide de Quartus II ou au logiciel MAX+PLUS II.
Ces exemples de conception sont conçus uniquement pour les périphériques Intel® FPGA. Les exemples sont fournis sur une base « telle quelle » et ne sont fournis sans garantie.
Chaque exemple de conception des tableaux 1 à 3 comprend ce qui suit :
- Code source dans Verilog
- Testbench dans Verilog
- Les fichiers du projet et les fichiers de programme du logiciel Quartus II Web Edition version 6.0 du projet pour le PANNEAU B2 ou la carte de démonstration QUE LE (l’élément logique et les ressources d’E/S indiqués dans les tableaux 1 à 3 sont dérivés de compilations de conception utilisant le logiciel Quartus II version 7.2)
- Fichier de projet du logiciel ModelSim* 6.1d Web Edition avec testbench, fichiers image d’ondes
- Fichier de simulation non inclus pour les simulations de grande taille
- Documentation
D’autres exemples sont disponibles sur la page MAX II Reference Designs .
Tableau 1. Exemples d’extension et de pontage des broches/ports MAX II, MAX® IIG et MAX® IIZ
Nom de la conception |
Description | des fichiers de conception |
---|---|---|
AN 494 : extension de broches GPIO à l’aide de l’interface de busI2C dans MAX II CPLD (PDF) | Extension des E/S à usage général à l’aide de l’interface I2C (utilisation des ressources : 18 E/S et ~61 LE) | Téléchargement (ZIP) |
AN 484 : SMBus pour l’extension de broches GPIO dans MAX II CPLD (PDF) | Expansion des E/S d’usage général à l’aide de l’interface SMBus (utilisation des ressources : 18 E/S et ~87 EL) | Téléchargement (ZIP) |
AN 487 : SPI vers I2S à l’aide de cplD MAX II (PDF) | Pont entre les périphériques dotés d’une interface SPI et le bus I2S (utilisation des ressources : 8 E/S et ~286 LEs) | Téléchargement (ZIP) |
AN 486 : SPI à I2C à l’aide de MAX II CPLD (PDF) | Contrôle le flux de données vers les périphériques audio sur MAX bus designsan I 2 C de référence MAX II à l’aide de l’interface SPI (Utilisation des ressources : 6 E/S et ~102 EL) |
Téléchargement (ZIP) |
Tableau 2. Exemples d’interface ou de conception de contrôle MAX II, MAX IIG et MAX IIZ
Nom de la conception |
Description | des fichiers de conception |
---|---|---|
AN 509 : périphériques SDIO à multiplexage utilisant MAX II CPLD (PDF) | Implémentation d’un multiplexeur SDIO via l’interface I2C (utilisation des ressources : 9 E/S et ~34 EL) | Téléchargement (ZIP) |
AN 492 : interface CF+ MAX CPLD II (PDF) | Implémente une interface flash compacte (utilisation des ressources : 45 E/S et ~119 EL) | Téléchargement (ZIP) |
AN 495 : contrôleur IDE/ATA à l’aide de MAX II CPLD (PDF) | Met en œuvre un contrôleur IDE (utilisation des ressources : 89 E/S et ~134 EL) | Téléchargement (ZIP) |
AN 497 : Contrôleur LCD utilisant MAX CPLD II (PDF) | Implémente un contrôleur LCD (par exemple, un module LCD matriciel 16 x 2 points est étendu à d’autres modules LCD) (utilisation des ressources : 46 E/S et ~211 EL) | Téléchargement (ZIP) |
AN 499 : interface SDRAM mobile utilisant MAX II CPLD (PDF) | Implémente l’interface aux périphériques DRAM mobiles (utilisation des ressources : 85 E/S et ~138 EL) | Téléchargement (ZIP) |
AN 500 : interface de mémoire Flash NAND avec MAX II CPLD (PDF) | Implémente l’interface aux périphériques flash NAND (utilisation des ressources : 13 E/S et ~11 LE) | Téléchargement (ZIP) |
AN 502 : implémentation d’un contrôleur SMBus MAX DES CPLD II (PDF) | Implémente un contrôleur SMBus (utilisation des ressources : 24 E/S et ~896 EL) | Téléchargement (ZIP) |
AN 485 : hôte d’interface périphérique série (SPI) dans des CPLD MAX II (PDF) | Implémente l’hôte SPI (utilisation des ressources : 25 E/S et ~68 EL) | Téléchargement (ZIP) |
AN 488 : Contrôleur à moteur de l’adlateur De l’adlux à l’aide de MAX II CPLD (PDF) | Implémente un contrôleur moteur de l’enlmentateur (utilisation des ressources : 8 E/S et ~59 EL) | Téléchargement (ZIP) |
AN 489 : utilisation de l’UFM dans les périphériques MAX II (PDF) | Accède MAX mémoire flash utilisateur II via une interface I2C (utilisation des ressources : 4 E/S et ~124 EL) | Téléchargement (ZIP) |
Tableau 3. exemples de gestion de l’alimentation MAX II, MAX IIG et MAX IIZ et de conception logique divers
Nom de la conception |
Description | des fichiers de conception |
---|---|---|
AN 491 : Démarrage automatique à l’aide de MAX CPLD II (PDF) | Économise de l’énergie en démarrant et en arrêtant automatiquement le fonctionnement dynamique MAX II (utilisation des ressources : 8 E/S et ~45 EL) | Téléchargement (ZIP) |
INTERFACE AN 493 : interface de jauge de batterie I2C utilisant MAX II CPLD (PDF) | Surveille à distance l’état d’une jauge de batterie à l’aide de l’interface I2C (utilisation des ressources : 34 E/S et ~107 EL) | Téléchargement (ZIP) |
AN 496 : utilisation du ortérior interne dans MAX II CPLD (PDF) | Utilise le curseur dans le bloc mémoire flash utilisateur de MAX II comme source d’horloge (utilisation des ressources : 17 E/S et ~41 EL) | Téléchargement (ZIP) |
AN 498 : clignotement de la diode à l’aide de l’arrêt automatique et du démarrage automatique dans les CPLD MAX II (PDF) | Clignotement des voyants en utilisant des fonctions de démarrage automatique et d’arrêt automatique (utilisation des ressources : 3 E/S et ~20 EL) | Téléchargement (ZIP) |
AN 501 : module de largeur de pouls à l’aide de MAX CPLD II (PDF) | Implémente la modulation de la largeur du pouls en utilisant le MAX module de mémoire flash utilisateur II pour l’utilisateur (l’utilisation des ressources : 8 E/S et ~52 LE) | Téléchargement (ZIP) |
AN 490 : MAX II CPLD en tant que changements de niveau de tension (PDF) | Met en œuvre le déplacement du niveau de tension nécessaire dans un environnement à tension mixte (utilisation des ressources : 16 E/S et 0 EL) | Téléchargement (ZIP) |
Tableau 4. Autres exemples de conception cplD MAX II
Documents | dedescription | du nom de conception |
---|---|---|
Programmation de la mémoire Flash CFI et de la configuration FPGAs | Utilise le chargeur flash parallèle MAX II pour programmer des périphériques flash CFI ou configurer FPGAs | AN 386 : Utiliser le chargeur flash parallèle avec le logiciel Quartus II (PDF) |
Pilote LED | Implémente des pilotes LED dans MAX II CPLD | AN 286 : Implémentation des pilotes LED dans les périphériques MAX &MAX II (PDF) |
Contrôleur de gestion de l’alimentation | Utilise un CPLD MAX II pour la gestion de l’alimentation dans les applications portables | AN 422 : Gestion de l’alimentation dans les systèmes portables à l’aide de MAX II CPLD (PDF) |
Les exemples de conception MAX II et MAX CPLD des tableaux 5 sont groupés par fonctionnalité. Cliquez sur la méthode d’entrée de gamme pour voir l’exemple de conception.
Tableau 5. Exemples de conception des CPLD MAX II et MAX
Fonctions d’E/S des bus |
Méthode d’entrée de gamme de conception |
---|---|
Encodeur de clavier analogique |
Monteur graphique |
Carte d’extension des E/S pour microcontrôleur |
|
16 commutateurs croisés 16 |
|
Commutateur crosspoint 4 ports personnalisé |
|
Bus tri-état paramétré (lpm_bustri) |
AHDL |
Bus tri-états connectés à un bus bidirectionnel |
AHDL |
Bus tri-état convertis en multiplexeur |
AHDL |
Bus tri-états dans les appareils Intel FPGA |
Monteur graphique |
Tri-State Instantiation |
|
Bus bidirectionnel |
|
Broche bidirectionnelle |
|
Logique |
Méthode d’entrée de gamme de conception |
Multiplexeur paramétrisé (lpm_mux) |
AHDL |
Instantanéisation d’un DLINK |
|
Instantanéisation d’un DFF à l’aide (lpm_dff) |
|
Registre des changements de commentaires linéaires |
Monteur graphique |
Machine d’état synchrone |
|
Fonctions arithmétiques |
Méthode d’entrée de gamme de conception |
Compteur paramétré (lpm_counter) |
AHDL |
Compteur Denterr. |
|
Ajouter l’avenir à Carry |
|
Ripple-Carry Adder |
|
Compteur descendant |