exemple de conception à faible consommation Nios® II

Recommandé pour :

  • Appareil : Cyclone® III

  • Quartus® : Inconnu

author-image

Par

Cet exemple de conception à faible consommation démontre comment utiliser le compilateur d’accélération C-to-Hardware (C2H) Nios II pour aider à réduire la consommation énergétique dynamique dans une conception embarquée basée sur FPGA. L’exemple calcule le schéma fractal de Mandelbrot en utilisant différents nombres d’accélérateurs matériels pour mesurer les effets sur la consommation électrique et le débit total du système.

L’exemple de conception fonctionne sur le kit de Cyclone® III FPGA de démarrage économique.

L’exemple comprend trois conceptions distinctes. Chacun représente un niveau d’accélération matérielle différent :

  • Pas d’accélérateur matériel
  • Un accélérateur matériel
  • Cinq accélérateurs matériels

Les trois exemples modifient séquentiellement la fréquence d’horloge du processeur et des accélérateurs afin que la puissance puisse être mesurée et comparée pour chaque configuration.

Cet exemple montre qu’en ajoutant des accélérateurs matériels à une conception, vous pouvez réduire considérablement la fréquence d’horloge du système. Cela réduit la consommation électrique dynamique, tout en maintenant le niveau de performances requis. Le tableau 1 montre la puissance dynamique mesurée pour les configurations à trois échantillons.

Notes:

  1. La puissance dynamique est définie comme la puissance totale soustrayant la puissance statique (puissance mesurée sans horloge appliquée)
  2. Fps = Nombres d’images par seconde
  3. mWs = sst de 2,5 secondes pour 2,5 mm

Dans le système à cinq accélérateurs, chaque accélérateur fonctionne de manière autonome, traitant une ligne horizontale à la fois. Lorsqu’elle termine le traitement d’une ligne de l’image, elle obtient la prochaine ligne disponible et commence à la traiter. Un matériel est utilisé pour empêcher plusieurs accélérateurs d’acquérir la même ligne.

Figure 1. Diagramme de blocs simplifié du système à cinq accélérateurs.

Exécuter l’exemple

Pour télécharger et exécuter l’exemple de conception à faible consommation d’Nios II, effectuez les étapes suivantes :

  1. Téléchargez le . fichier zip contenant le Nios II exemple de conception à faible consommation.
  2. Extraire le fichier téléchargé . fichier zip dans un répertoire de travail de votre ordinateur.
  3. Connectez les câbles d’alimentation et USB à votre kit de démarrage Cyclone III et connectez l’autre extrémité du câble USB à l’un des connecteurs USB de votre ordinateur. Rallumez la carte.
  4. Ouvrez un shell de commande Nios II et changez de répertoire où vous avez extrait le . fichier zip.
  5. Passez au répertoire « c3_power_c2h_0_accel/software_examples/app/accel_0_test »
  6. Tapez la commande « ./create_this_app » pour créer et construire le projet logiciel.
  7. Tapez la commande « nios2-configure-sof .. /.. /.. /c3_power_proj.sof » pour configurer le FPGA 65 nm sur la carte du kit de démarrage Cyclone III.
  8. Tapez la commande « nios2-terminal » pour ouvrir une session de terminal.
  9. Tapez la commande « faites download-elf » pour télécharger et exécuter le logiciel sur le processeur Nios II.

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Exampleet soumise .

Cela exécutera la conception Nios II uniquement (sans accélérateur). Pour exécuter le Nios II plus un accélérateur et un Nios II plus cinq conceptions d’accélérateurs, répétez les étapes 5 à 9, remplaçant le chemin à l’étape 5 par des « c3_power_c2h_1_accel » et des « c3_power_c2h_5_accel » respectivement.

La carte imprimera maintenant ses informations sur la fréquence d’horloge et les mesures de performances de Mandelbrot à la session terminale. Vous pouvez mesurer la consommation électrique totale du FPGA cœur en mesurant la tension à travers une résistance de détection actuelle sur la carte.

Reportez-vous au guide de l’utilisateur du kit de démarrage Cyclone III FPGA pour obtenir des instructions complètes sur la mesure et le calcul précis de la consommation électrique FPGA cœur.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.