Cet exemple de conception met en évidence les millions d’instructions Dhrystone par seconde (MIPS) des performances du processeur Nios II. Il comprend la conception matérielle Fast et l’application logicielle de banc d’essai Dhrystone. Le système atteint plus de 200 MIPS Dhrystone dans le cœur Nios II /f fonctionnant sur un FPGA Stratix® II. Vous pouvez utiliser cette conception avec le kit de développement Nios II, l’Édition Stratix II et le kit de développement Cyclone® III FPGA.
Utiliser cet exemple de conception
Téléchargez cet exemple. Reportez-vous au fichier readme.txt pour plus d’informations.
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Example et est soumise.
Spécifications de la conception
- Assistance pour cartes mères : kit de développement Nios II, kit de développement Stratix II Edition et kit de développement FPGA Cyclone III
- Nios II cœur : Nios II /f, 4 kooctets i-cache, 2 Koctets d-cache
- Module de débogage JTAG : Oui
- RAM sur puce : 64 kooctets
- UART JTAG : 1
- Timer : 1