dépannage de la configuration FPGA

Quel est le problème de configuration ?

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à l’installation recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement.

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Pour la programmation directe d’EPCS via le câble de programmation AS, vérifiez l’alimentation du câble de programmation et l’interface du périphérique EPCS. Le programmeur Quartus® II ne pourra pas lire/écrire des informations depuis/depuis le périphérique EPCS si le bloc d’alimentation ou l’interface ne sont pas stables.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    La densité EPCS (par exemple, EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Une description du moment où la panne a commencé à se produire et les symptômes de panne. Par exemple, la programmation EPCS a commencé à tomber en panne au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux nCS, DCLK et ASDO sondés à la FPGA fin

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    Toutes les spécifications de synchronisation sont respectées

    Le périphérique flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Densifier le fichier de programmation, reconfigurer le FPGA ou la reprogrammer et vérifier le flash à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Vérifier l’intégrité du signal des signaux DCLK et DATA (ligne/bus) Le bruit des lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte l’erreur de configuration et tire la broche nSTATUS sur une faible
Activez l’option INIT_DONE dans le logiciel Quartus II et vérifiez sur la broche INIT_DONE pour vous assurer que le périphérique sort de l’étape d’initialisation. Si INIT_DONE reste faible après la publication d’une broche haute CONF_DONE, le périphérique ne sort pas de l’étape d’initialisation. Si l’option CLKUSR est activée, assurez-vous que des cycles d’horloge suffisantss ont été fournis par l’broche CLKUSR, comme indiqué dans le manuel de l’appareil, sinon le périphérique ne sortira pas de l’étape d’initialisation. Si INIT_DONE atteint un niveau élevé après la publication d’une broche de CONF_DONE élevée, le périphérique est avec succès en mode utilisateur.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation. Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.
Vérifier l’intégrité du signal des signaux JTAG dédiés Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.
Assurez-vous que les broches nCONFIG et nSTATUS ont été libérés haut avant l’exécution de l’instruction automatique ou du programme dans le programmeur Quartus II Si les broches nCONFIG et nSTATUS ne sont pas mises à niveau, le périphérique est toujours dans un état de réinitialisation ou le périphérique n’est pas alimenté correctement. Par conséquent, le périphérique n’est pas prêt à recevoir d’instructions JTAG, y compris l’instruction de vérification de l’ID du silicium
Vérifiez le contact du câble de programmation vers le périphérique cible Si la connexion entre le câble de programmation et le périphérique cible n’est pas stable, la corruption des signaux/données entre les deux périphériques entraîne que le FPGA ne pas pas les instructions JTAG valides de l’hôte

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Quel schéma de configuration utilisez-vous ?

Série passive (PS)

    Liste

    Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre PS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Stratégies de débogage

    Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

    Implications stratégiques activer l’option INIT_DONE dans le logiciel Quartus® II, et vérifiez sur la broche INIT_DONE pour vous assurer que le périphérique sort de l’étape d’initialisation Si INIT_DONE reste faible après la broche de CONF_DONE a été publiée haut, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisantss ont été fournis par l’intermédiaire de la broche CLKUSR, comme indiqué dans le manuel du périphérique, sinon le périphérique ne sortira pas de l’étape d’initialisation. Si INIT_DONE atteint un niveau élevé après la publication d’une broche de CONF_DONE élevée, le périphérique est avec succès en mode utilisateur. Si CONF_DONE ne passe pas haut, sonder les signaux DCLK et DATA. Observez les deux signaux après que le bouton de démarrage un cliqué sur le programmeur Quartus II Si les deux signaux restent faibles, l’instruction du programme n’a pas été donnée au FPGA correctement.

    Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

  • Liste
  • Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.
  • Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont les liées aux résistances à la pull-up/pull-down conformément à la configuration recommandée dans le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

  • Stratégies de débogage
  • Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.
  • Implications stratégie activer l’option INIT_DONE dans le logiciel Quartus® II et vérifier sur la broche INIT_DONE pour que le périphérique de l’étape d’initialisation Si INIT_DONE reste faible après la sortie élevée de la broche CONF_DONE, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisantss ont été fournis par l’intermédiaire de la broche CLKUSR, comme indiqué dans le manuel du périphérique, sinon le périphérique ne sortira pas de l’étape d’initialisation. Si INIT_DONE atteint un niveau élevé après la publication d’une broche de CONF_DONE élevée, le périphérique est avec succès en mode utilisateur. Si CONF_DONE ne passe pas haut, analysez les signaux TDO, TDI et TCK Si le signal TDI reste faible que le signal TDO bascule la configuration, cela signifie que les données de configuration ne passent pas par le registre de la chaîne de balayage JTAG pour configur les bits de CRAM correctement. Cela peut être au fait que l’instruction du programme JTAG n’est pas donnée au FPGA correctement.
  • Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :
  • La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS), parallèle actif (AP), série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et la reprogrammation et vérifiez le périphérique de configuration ou le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK et DATA (ligne/bus)

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

    Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    1. La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    2. Le numéro de référence FPGA que vous utilisiez lorsque ce problème a été rencontré

    3. Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    4. Spécifiez si vous effectuez une configuration à un seul appareil ou à plusieurs périphériques. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    5. Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Parallèle actif (PA)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AP correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    Assurez-vous que le périphérique Flash pris en charge est utilisé/li>

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK, bus et flash de données

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous que l’adresse octet des données de configuration est réglée sur 0x020000 pendant la génération de fichiers de programmation. L’adresse de démarrage par défaut de la configuration est 0x010000 en adressage de mot 16 bits, équivalent à 0x020000'adresse octet 8 bits dans le périphérique mémoire Flash pris en charge

Le paramètre d’adresse incorrect dans le fichier de programmation provoque l’FPGA à lire les données incorrectes/non valides à partir du flash parallèle

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux des bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux nCS, DCLK et DATA

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique de que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur de affiche dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre PS/FPP correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK, data line/bus et des signaux de contrôle flash

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA, assurez-vous qu’il y a de l’activité sur ces signaux entre le FPGA et le périphérique de configuration

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE

Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique de que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE

Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AP/PS/FPP correct conformément au manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation. Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.
Vérifier l’intégrité du signal des signaux DCLK, data line/bus et des signaux de contrôle flash Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.
Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG et nSTATUS sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Vérifier le contact de soudure entre le FPGA et la surface de la carte Les broches nCONFIG et nSTATUS ne seront pas distribuées si le FPGA n’est pas correctement alimenté ou si le FPGA ne sort pas avec succès de l’unité DE TRAVAIL

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de la tension (par ex., tension de cœur, tension de configuration) augmentée à partir de l’étape de mise sous tension

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre de configuration AS selon le manuel de l’appareil

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à l’installation recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que le câble de programmation est alimenté et connecté au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations depuis/depuis le périphérique EPCS si le bloc d’alimentation ou l’interface ne sont pas stables.
Vérifiez si le périphérique EPCS peut être programmé à l’aide d’un câble de programmation AS. L’agit de garantir la fonctionnalité du périphérique EPCS. Ignorez cette étape si vous ne pouvez pas tester avec un câble de programmation AS en raison de la restriction sur votre matériel.
Assurez-vous que l’image SFL existe dans le FPGA avant que le périphérique EPCS soit programmé Si le pont SFL n’existe pas dans le FPGA, le programmeur Quartus II ne pourra pas accéder à l’interface ASMI dans le FPGA pour programmer le périphérique EPCS
Une fois que l’image SFL est configurée sur le FPGA, sans activer l’alimentation, l’appareil tente d’effectuer une détection automatique dans le programmeur Quartus II Si seule la FPGA est détectée, cela signifie que le programmeur Quartus II n’est pas en mesure d’accéder à l’interface ASMI du FPGA à l’aide du pont SFL, ou que le programmeur Quartus II n’est pas en mesure de détecter l’interface EPCS et le FPGA à l’aide de l’ASMI. Vérifiez l’alimentation électrique et l’interface des deux périphériques, ou utilisez le SFL à partir de la dernière version du logiciel Quartus II Si les FPGA et EPCS sont détectés, il’s agit probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité du signal des broches DATA0, DCLK, nCS et ASDO. Le bruit à ces emplacements de signal interrompra le processus de programmation EPCS

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    La densité EPCS (par exemple, EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que le câble de programmation est alimenté et connecté au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations du/du périphérique flash si l’alimentation ou l’interface ne sont pas stables.
Assurez-vous que l’image PFL existe dans le CPLD MAX II ou dans le FPGA avant que le périphérique flash soit programmé Si le pont PFL n’existe pas dans le CPLD MAX II ou dans le FPGA, le logiciel Quartus II n’est pas en mesure d’accéder au périphérique flash.
Une fois que l’image PFL est configurée sur le FPGA, sans activer l’alimentation, l’appareil tente d’effectuer une détection automatique dans le programmeur Quartus II Si seulement FPGA est détecté, cela signifie que le programmeur Quartus II ne peut pas accéder au périphérique flash via le pont PFL. Vérifiez l’alimentation électrique et l’interface entre le CPLD MAX II ou FPGA et les périphériques flash, ou utilisez le PFL à partir de la dernière version du logiciel Quartus II. Si des FPGA et des EPCS sont détectés, il’s agit probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité du signal de la ligne/bus DATA, DCLK, les broches du signal de contrôle. Le bruit à ces emplacements de signal interrompra le processus de programmation Flash

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Le périphérique flash (par exemple, Numonyx 512 Mo, spansion 128 Mo, etc.) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
La génération du bitstream Quartus® II pourrait contribuer au problème. Téléchargez la dernière version du logiciel Quartus II. Densifier le fichier de programmation, reconfigurer le FPGA ou la reprogrammer et vérifier le flash à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que la broche CONF_DONE n’est pas pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur le CONF_DONE circuit

    Utilisez le paramètre avancé du bit de l’option pour ajouter les octets post-périphérique

    Pour la configuration AS, utilisez le paramètre du bit de l’option avancée pour désactiver la vérification d’erreur CONF_DONE ou modifier le nombre de longueurs du programme

Le retard de la CONF_DONE fait que le périphérique rate le CONF_DONE détecter la fenêtre et l’erreur de configuration se produit Remarque : si la vérification d’erreur de CONF_DONE est désactivée, le FPGA ne vérifiera pas si le CONF_DONE’s élève dans la fenêtre de synchronisation valide.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compacts et compressés

    Une description du moment où la panne a commencé à se produire et les symptômes de panne. Par exemple, la configuration a commencé à tomber en panne au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
La génération du bitstream Quartus® II pourrait contribuer à ce problème. Téléchargez la dernière version du logiciel Quartus II. Densifier le fichier de programmation, reconfigurer le FPGA ou la reprogrammer et vérifier le flash à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que la broche CONF_DONE n’est pas pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur le CONF_DONE circuit

    Utilisez le paramètre avancé du bit de l’option pour ajouter les octets post-périphérique

    Pour la configuration AS, utilisez le paramètre du bit de l’option avancée pour désactiver la vérification d’erreur CONF_DONE ou modifier le nombre de longueurs du programme

Le retard de la CONF_DONE fait que le périphérique rate le CONF_DONE détecter la fenêtre et l’erreur de configuration se produit Remarque : si la vérification d’erreur de CONF_DONE est désactivée, le FPGA ne vérifiera pas si le CONF_DONE’s élève dans la fenêtre de synchronisation valide.
Assurez-vous que le périphérique est correctement programmé avant d’effectuer la configuration avec le fichier chiffré Si la clé n’est pas présente dans le périphérique, le périphérique n’est pas en mesure de déchiffrer le fichier chiffré
Assurez-vous que la même clé est utilisée pour réaliser le chiffrement des fichiers et programmateur l’appareil Si la clé n’est pas compatible, le périphérique n’est pas en mesure de déchiffrer le fichier chiffré

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compacts et compressés

    Une description du moment où la panne a commencé à se produire et les symptômes de panne. Par exemple, la configuration a commencé à tomber en panne au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Déstabiliser le fichier de programmation et reconfigurer le FPGA à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que le périphérique n’est pas programmé avec la clé non volatile avant d’effectuer la programmation des clés volatiles Une fois qu’une clé non volatile (programmable une fois) un été programmée dans le périphérique, vous ne pourrez pas programmer une clé volatile
Assurez-vous que le VCCBAT est alimenté correctement Le VCCBAT est un bloc d’alimentation dédié au stockage des clés volatiles. Le registre volatile ne sera pas alimenté s’il n’y a pas d’alimentation VCCCBAT.
Assurez-vous que la même configuration (même carte, câble de téléchargement et la version du logiciel Quartus II) est capable d’exécuter la programmation JTAG avant d’effectuer la programmation à clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’une défaillance de programmation clé spécifique volatile.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Déstabiliser le fichier de programmation et reconfigurer le FPGA à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que le périphérique n’est pas programmé avec la clé non volatile avant d’effectuer la programmation des clés volatiles Une fois qu’une clé non volatile (programmable une fois) un été programmée dans le périphérique, vous ne pourrez pas programmer une clé volatile
Veillez à ce que la fréquence de programmation des clés non volatiles (fréquence JTAG TCK) soit définie conformément aux spécifications La fréquence TCK JTAG non rémanente interrompt la programmation poly-fusion.
Assurez-vous que le câble de téléchargement approprié (par exemple, les technologies Ethernet Blaster ou JTAG) est utilisé pour la programmation des clés non volatiles. Un câble de téléchargement non pris en charge ne permet pas la programmation de la clé non volatile
Assurez-vous que la même configuration (même carte, câble de téléchargement et la version du logiciel Quartus II) est capable d’exécuter la programmation JTAG avant d’effectuer la programmation à clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’une défaillance de programmation clé spécifique volatile. Remarque : veuillez retourner à la page initiale du dépannage des problèmes de configuration pour sélectionner les pannes liées à JTAG.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que vous avez activé le bloc de mise à jour à distance dans votre conception Si le bloc de mise à jour à distance n’est pas activé, vous ne pourrez pas utiliser la fonctionnalité de mise à jour à distance
Assurez-vous que votre logique utilisateur est conforme au schéma indiqué dans le altremote_update guide de l’utilisateur mégafunction (reportez-vous au manuel de l’appareil sur la façon d’d’activer le bloc de mise à jour à distance de votre conception) Il est possible que certaines de l’interface ne fonctionnent pas correctement lorsque vous passez à d’autres images d’application
Assurez-vous que vous avez attribué l’adresse de démarrage adaptée à votre page d’application. Reportez-vous au manuel et aux notes d’application connexes pour plus d’informations sur la façon d’attribuer l’adresse de bon démarrage. Le périphérique ne sera pas en mesure de charger l’image appropriée si l’adresse de démarrage de l’application est attribuée de manière >
Assurez-vous que l’adresse de démarrage de votre page d’application est écrite correctement sur le circuit de mise à jour à distance. Utilisez la bonne param[2.0], affirmez write_param vers un cycle d’horloge et assurez-vous que les données du bus d’entrée data_in sont des stables avant que write_param soit affirmation. Le périphérique ne sera pas en mesure de charger l’image de l’application appropriée si l’adresse de démarrage de l’image de l’application est écritement.
Assurez-vous que vous déclenchez l’entrée de reconfiguration de altremote_update pendant au moins un cycle d’horloge. Reportez-vous au manuel ou au guide de l’utilisateur pour obtenir des spécifications connexes (le cas échéant) sur le port d’entrée de reconfiguration de altremote_update mégafunction Cela garantit que le périphérique est capable de détecter le bord positif du nCONFIG pour lancer la reconfiguration

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de SignalTap II au début du fonctionnement de l’écriture de l’adresse de démarrage de l’image de l’application

    Fréquence d’horloge fournie au altremote_update mégafunction

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Quel schéma de configuration utilisez-vous ?

Série passive (PS)

    Liste

    Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre PS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Stratégies de débogage

    Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

    Implications stratégiques activer l’option INIT_DONE dans le logiciel Quartus® II, et vérifiez sur la broche INIT_DONE pour vous assurer que le périphérique sort de l’étape d’initialisation Si INIT_DONE reste faible après la broche de CONF_DONE a été publiée haut, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisantss ont été fournis par l’intermédiaire de la broche CLKUSR, comme indiqué dans le manuel du périphérique, sinon le périphérique ne sortira pas de l’étape d’initialisation. Si INIT_DONE atteint un niveau élevé après la publication d’une broche de CONF_DONE élevée, le périphérique est avec succès en mode utilisateur. Si CONF_DONE ne passe pas haut, sonder les signaux DCLK et DATA. Observez les deux signaux après que le bouton de démarrage un cliqué sur le programmeur Quartus II Si les deux signaux restent faibles, l’instruction du programme n’a pas été donnée au FPGA correctement.

    Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

  • Liste
  • Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.
  • Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont les liées aux résistances à la pull-up/pull-down conformément à la configuration recommandée dans le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

  • Stratégies de débogage
  • Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.
  • Implications stratégie activer l’option INIT_DONE dans le logiciel Quartus® II et vérifier sur la broche INIT_DONE pour que le périphérique de l’étape d’initialisation Si INIT_DONE reste faible après la sortie élevée de la broche CONF_DONE, le périphérique ne parvient pas à quitter l’étape d’initialisation. Si l’option CLRUSR est activée, assurez-vous que des cycles d’horloge suffisantss ont été fournis par l’intermédiaire de la broche CLKUSR, comme indiqué dans le manuel du périphérique, sinon le périphérique ne sortira pas de l’étape d’initialisation. Si INIT_DONE atteint un niveau élevé après la publication d’une broche de CONF_DONE élevée, le périphérique est avec succès en mode utilisateur. Si CONF_DONE ne passe pas haut, analysez les signaux TDO, TDI et TCK Si le signal TDI reste faible que le signal TDO bascule la configuration, cela signifie que les données de configuration ne passent pas par le registre de la chaîne de balayage JTAG pour configur les bits de CRAM correctement. Cela peut être au fait que l’instruction du programme JTAG n’est pas donnée au FPGA correctement.
  • Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :
  • La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS), parallèle actif (AP), série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et la reprogrammation et vérifiez le périphérique de configuration ou le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK et DATA (ligne/bus)

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

    Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    1. La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    2. Le numéro de référence FPGA que vous utilisiez lorsque ce problème a été rencontré

    3. Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    4. Spécifiez si vous effectuez une configuration à un seul appareil ou à plusieurs périphériques. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    5. Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Parallèle actif (PA)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AP correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    Assurez-vous que le périphérique Flash pris en charge est utilisé/li>

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK, bus et flash de données

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous que l’adresse octet des données de configuration est réglée sur 0x020000 pendant la génération de fichiers de programmation. L’adresse de démarrage par défaut de la configuration est 0x010000 en adressage de mot 16 bits, équivalent à 0x020000'adresse octet 8 bits dans le périphérique mémoire Flash pris en charge

Le paramètre d’adresse incorrect dans le fichier de programmation provoque l’FPGA à lire les données incorrectes/non valides à partir du flash parallèle

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux des bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux nCS, DCLK et DATA

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique de que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur de affiche dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre PS/FPP correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux DCLK, data line/bus et des signaux de contrôle flash

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Assurez-vous qu’aucun périphérique externe ne pousse la broche nSTATUS

La conduite de la broche nSTATUS à l’aide d’un périphérique externe pousse la broche à faible de manière inattendue et cela interrompra le processus de configuration.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série active (AS)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AS correct selon le manuel du périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le périphérique de configuration à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifiez l’intégrité du signal des signaux nCS, DCLK et DATA, assurez-vous qu’il y a de l’activité sur ces signaux entre le FPGA et le périphérique de configuration

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE

Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique de que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

JTAG

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au VCC ou au sol. Ne laissez pas moins broches MSEL flottantes.

    Les broches nCE, nCONFIG, nSTATUS, CONF_DONE et dédiées JTAG (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Stratégie

Implications

Dernière version du logiciel Quartus® II. Déstabilisez le fichier de programmation et reconfigurez le FPGA à l’aide du nouveau fichier de programmation.

Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.

Vérifier l’intégrité du signal des signaux JTAG dédiés

Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.

Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE

Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez et le message d’erreur apparaît dans la fenêtre du message lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d'écran des signaux nCONFIG, nSTATUS, TDO, TDI et TCK sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Série passive (PS), parallèle passif rapide (FPP)

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre AP/PS/FPP correct conformément au manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    S assurer que toutes les spécifications de synchronisation sont respectées

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Soumettez le fichier de programmation et reprogrammez et vérifiez le flash à l’aide du nouveau fichier de programmation. Il est possible que le dernier logiciel Quartus II ait le correctif du bogue.
Vérifier l’intégrité du signal des signaux DCLK, data line/bus et des signaux de contrôle flash Le bruit dans les lignes/bus interrompt le processus de configuration et entraîne la corruption des données. Si les données sont endommagées pendant la configuration, le FPGA détecte une erreur de configuration et tire la broche nSTATUS à faible niveau.
Veillez à ne pas charger de condensateur ou de périphérique externe qui pourrait entraîner un retard sur la broche du CONF_DONE Le retard ou le chargement de la broche de CONF_DONE provoquerait à l’CONF_DONE de ne pas augmenter haut dans la fenêtre de synchronisation valide

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA et le numéro de référence du périphérique flash que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG et nSTATUS sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Vérifier le contact de soudure entre le FPGA et la surface de la carte Les broches nCONFIG et nSTATUS ne seront pas distribuées si le FPGA n’est pas correctement alimenté ou si le FPGA ne sort pas avec succès de l’unité DE TRAVAIL

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de la tension (par ex., tension de cœur, tension de configuration) augmentée à partir de l’étape de mise sous tension

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre de configuration AS selon le manuel de l’appareil

    Les broches JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à l’installation recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que le câble de programmation est alimenté et connecté au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations depuis/depuis le périphérique EPCS si le bloc d’alimentation ou l’interface ne sont pas stables.
Vérifiez si le périphérique EPCS peut être programmé à l’aide d’un câble de programmation AS. L’agit de garantir la fonctionnalité du périphérique EPCS. Ignorez cette étape si vous ne pouvez pas tester avec un câble de programmation AS en raison de la restriction sur votre matériel.
Assurez-vous que l’image SFL existe dans le FPGA avant que le périphérique EPCS soit programmé Si le pont SFL n’existe pas dans le FPGA, le programmeur Quartus II ne pourra pas accéder à l’interface ASMI dans le FPGA pour programmer le périphérique EPCS
Une fois que l’image SFL est configurée sur le FPGA, sans activer l’alimentation, l’appareil tente d’effectuer une détection automatique dans le programmeur Quartus II Si seule la FPGA est détectée, cela signifie que le programmeur Quartus II n’est pas en mesure d’accéder à l’interface ASMI du FPGA à l’aide du pont SFL, ou que le programmeur Quartus II n’est pas en mesure de détecter l’interface EPCS et le FPGA à l’aide de l’ASMI. Vérifiez l’alimentation électrique et l’interface des deux périphériques, ou utilisez le SFL à partir de la dernière version du logiciel Quartus II Si les FPGA et EPCS sont détectés, il’s agit probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité du signal des broches DATA0, DCLK, nCS et ASDO. Le bruit à ces emplacements de signal interrompra le processus de programmation EPCS

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    La densité EPCS (par exemple, EPCS64 ou EPCS128) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

    Assurez-vous que le périphérique Flash pris en charge est utilisé

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que le câble de programmation est alimenté et connecté au FPGA correctement Le programmeur Quartus® II ne pourra pas lire/écrire des informations du/du périphérique flash si l’alimentation ou l’interface ne sont pas stables.
Assurez-vous que l’image PFL existe dans le CPLD MAX II ou dans le FPGA avant que le périphérique flash soit programmé Si le pont PFL n’existe pas dans le CPLD MAX II ou dans le FPGA, le logiciel Quartus II n’est pas en mesure d’accéder au périphérique flash.
Une fois que l’image PFL est configurée sur le FPGA, sans activer l’alimentation, l’appareil tente d’effectuer une détection automatique dans le programmeur Quartus II Si seulement FPGA est détecté, cela signifie que le programmeur Quartus II ne peut pas accéder au périphérique flash via le pont PFL. Vérifiez l’alimentation électrique et l’interface entre le CPLD MAX II ou FPGA et les périphériques flash, ou utilisez le PFL à partir de la dernière version du logiciel Quartus II. Si des FPGA et des EPCS sont détectés, il’s agit probablement d’un problème d’intégrité du signal. Vérifiez l’intégrité du signal de la ligne/bus DATA, DCLK, les broches du signal de contrôle. Le bruit à ces emplacements de signal interrompra le processus de programmation Flash

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Le périphérique flash (par exemple, Numonyx 512 Mo, spansion 128 Mo, etc.) que vous utilisiez lorsque ce problème a été rencontré

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
La génération du bitstream Quartus® II pourrait contribuer au problème. Téléchargez la dernière version du logiciel Quartus II. Densifier le fichier de programmation, reconfigurer le FPGA ou la reprogrammer et vérifier le flash à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que la broche CONF_DONE n’est pas pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur le CONF_DONE circuit

    Utilisez le paramètre avancé du bit de l’option pour ajouter les octets post-périphérique

    Pour la configuration AS, utilisez le paramètre du bit de l’option avancée pour désactiver la vérification d’erreur CONF_DONE ou modifier le nombre de longueurs du programme

Le retard de la CONF_DONE fait que le périphérique rate le CONF_DONE détecter la fenêtre et l’erreur de configuration se produit Remarque : si la vérification d’erreur de CONF_DONE est désactivée, le FPGA ne vérifiera pas si le CONF_DONE’s élève dans la fenêtre de synchronisation valide.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compacts et compressés

    Une description du moment où la panne a commencé à se produire et les symptômes de panne. Par exemple, la configuration a commencé à tomber en panne au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches MSEL sont liées au paramètre MSEL correct selon le manuel de périphérique

    Les broches nCE, nCONFIG, nSTATUS et CONF_DONE sont connectées conformément à l’installation recommandée dans le manuel du périphérique. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
La génération du bitstream Quartus® II pourrait contribuer à ce problème. Téléchargez la dernière version du logiciel Quartus II. Densifier le fichier de programmation, reconfigurer le FPGA ou la reprogrammer et vérifier le flash à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que la broche CONF_DONE n’est pas pas retardée.

    Assurez-vous qu’il n’y a pas de charge de capacité supplémentaire sur le CONF_DONE circuit

    Utilisez le paramètre avancé du bit de l’option pour ajouter les octets post-périphérique

    Pour la configuration AS, utilisez le paramètre du bit de l’option avancée pour désactiver la vérification d’erreur CONF_DONE ou modifier le nombre de longueurs du programme

Le retard de la CONF_DONE fait que le périphérique rate le CONF_DONE détecter la fenêtre et l’erreur de configuration se produit Remarque : si la vérification d’erreur de CONF_DONE est désactivée, le FPGA ne vérifiera pas si le CONF_DONE’s élève dans la fenêtre de synchronisation valide.
Assurez-vous que le périphérique est correctement programmé avant d’effectuer la configuration avec le fichier chiffré Si la clé n’est pas présente dans le périphérique, le périphérique n’est pas en mesure de déchiffrer le fichier chiffré
Assurez-vous que la même clé est utilisée pour réaliser le chiffrement des fichiers et programmateur l’appareil Si la clé n’est pas compatible, le périphérique n’est pas en mesure de déchiffrer le fichier chiffré

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Joindre les fichiers de programmation non compacts et compressés

    Une description du moment où la panne a commencé à se produire et les symptômes de panne. Par exemple, la configuration a commencé à tomber en panne au début/à la fin du cycle de programmation.

    Une capture d’écran des signaux de lignes/bus nCONFIG, nSTATUS, DCLK et DATA sondés à la fin du FPGA

    Spécifiez si vous effectuez une configuration à périphérique unique ou multi-périphérique. Pour la configuration de plusieurs périphériques, veuillez indiquer les périphériques connectés à la chaîne

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Déstabiliser le fichier de programmation et reconfigurer le FPGA à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que le périphérique n’est pas programmé avec la clé non volatile avant d’effectuer la programmation des clés volatiles Une fois qu’une clé non volatile (programmable une fois) un été programmée dans le périphérique, vous ne pourrez pas programmer une clé volatile
Assurez-vous que le VCCBAT est alimenté correctement Le VCCBAT est un bloc d’alimentation dédié au stockage des clés volatiles. Le registre volatile ne sera pas alimenté s’il n’y a pas d’alimentation VCCCBAT.
Assurez-vous que la même configuration (même carte, câble de téléchargement et la version du logiciel Quartus II) est capable d’exécuter la programmation JTAG avant d’effectuer la programmation à clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’une défaillance de programmation clé spécifique volatile.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les broches nCE, nCONFIG, nSTATUS CONF_DONE et JTAG dédiées (TCK, TMS, TDO, TDI) sont connectées conformément à la configuration recommandée dans le manuel de l’appareil. Si des résistances par pull-up/pull-down sont nécessaires, assurez-vous que les valeurs de résistance sont correctes.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Dernière version du logiciel Quartus® II. Déstabiliser le fichier de programmation et reconfigurer le FPGA à l’aide du nouveau fichier de programmation Il est possible que le dernier logiciel Quartus II ait le correctif du bogue
Assurez-vous que le périphérique n’est pas programmé avec la clé non volatile avant d’effectuer la programmation des clés volatiles Une fois qu’une clé non volatile (programmable une fois) un été programmée dans le périphérique, vous ne pourrez pas programmer une clé volatile
Veillez à ce que la fréquence de programmation des clés non volatiles (fréquence JTAG TCK) soit définie conformément aux spécifications La fréquence TCK JTAG non rémanente interrompt la programmation poly-fusion.
Assurez-vous que le câble de téléchargement approprié (par exemple, les technologies Ethernet Blaster ou JTAG) est utilisé pour la programmation des clés non volatiles. Un câble de téléchargement non pris en charge ne permet pas la programmation de la clé non volatile
Assurez-vous que la même configuration (même carte, câble de téléchargement et la version du logiciel Quartus II) est capable d’exécuter la programmation JTAG avant d’effectuer la programmation à clé volatile Si la programmation JTAG échoue, il ne s’agit pas d’une défaillance de programmation clé spécifique volatile. Remarque : veuillez retourner à la page initiale du dépannage des problèmes de configuration pour sélectionner les pannes liées à JTAG.

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran du message d’erreur affiché dans la fenêtre du message Quartus II

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Liste

Avant de procéder au débogage de votre problème, nous vous recommandons d’utiliser cette liste de contrôle pour vérifier que vous avez suivi l’installation de configuration recommandée dans votre conception.

    Les blocs d’alimentation sont déchaînés jusqu’au niveau de tension approprié selon la fiche technique et sont stables tout au long du fonctionnement

Stratégies de débogage

Le tableau suivant répernumère quelques stratégies de débogage recommandées pour réduire la cause initiale de votre problème. Nous vous recommandons de consulter chaque stratégie et d’effectuer la vérification en conséquence.

Implications stratégiques
Assurez-vous que vous avez activé le bloc de mise à jour à distance dans votre conception Si le bloc de mise à jour à distance n’est pas activé, vous ne pourrez pas utiliser la fonctionnalité de mise à jour à distance
Assurez-vous que votre logique utilisateur est conforme au schéma indiqué dans le altremote_update guide de l’utilisateur mégafunction (reportez-vous au manuel de l’appareil sur la façon d’d’activer le bloc de mise à jour à distance de votre conception) Il est possible que certaines de l’interface ne fonctionnent pas correctement lorsque vous passez à d’autres images d’application
Assurez-vous que vous avez attribué l’adresse de démarrage adaptée à votre page d’application. Reportez-vous au manuel et aux notes d’application connexes pour plus d’informations sur la façon d’attribuer l’adresse de bon démarrage. Le périphérique ne sera pas en mesure de charger l’image appropriée si l’adresse de démarrage de l’application est attribuée de manière >
Assurez-vous que l’adresse de démarrage de votre page d’application est écrite correctement sur le circuit de mise à jour à distance. Utilisez la bonne param[2.0], affirmez write_param vers un cycle d’horloge et assurez-vous que les données du bus d’entrée data_in sont des stables avant que write_param soit affirmation. Le périphérique ne sera pas en mesure de charger l’image de l’application appropriée si l’adresse de démarrage de l’image de l’application est écritement.
Assurez-vous que vous déclenchez l’entrée de reconfiguration de altremote_update pendant au moins un cycle d’horloge. Reportez-vous au manuel ou au guide de l’utilisateur pour obtenir des spécifications connexes (le cas échéant) sur le port d’entrée de reconfiguration de altremote_update mégafunction Cela garantit que le périphérique est capable de détecter le bord positif du nCONFIG pour lancer la reconfiguration

Si votre problème persiste, vous pouvez contacter notre technique via mySupport pour obtenir de l’aide. Après avoir soumis une demande de service à mySupport, veuillez fournir les informations suivantes :

    La version du logiciel Quartus II que vous utilisiez lorsque ce problème a été rencontré

    Le FPGA numéro de référence que vous utilisiez lorsque ce problème a été rencontré

    Une capture d’écran de SignalTap II au début du fonctionnement de l’écriture de l’adresse de démarrage de l’image de l’application

    Fréquence d’horloge fournie au altremote_update mégafunction

    Spécifiez vos observations après avoir effectué les stratégies de débogage recommandées

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.