Configuration par protocole
La configuration par protocole (CvP) est un schéma de configuration qui vous permet de configurer le fabric FPGA à l’aide de l’interface PCI Express (PCIe*) pour 14 Intel® Stratix® 10 FPGAs, 20 nm Intel® Arria® 10 FPGAs et 28 nm Arria® V et Stratix® FPGAs. La propriété intellectuelle dure (IP) PCIe autonome permet au cœur PCIe embarqué de fonctionner avant que le FPGA soit entièrement configuré. Cela permet au FPGAs de répondre facilement aux exigences de réveil PCIe.
Tableau 1. Documentation et ressources CvP
Documentation sur les ressources |
Description |
|---|---|
| guide de® l’utilisateur de l’implémentation de l’appareil Intel Agilex 7 via le protocole (CvP) | Ce document décrit le schéma de configuration CvP pour Intel Agilex famille de périphériques 7. |
| guide de l’utilisateur de la configuration Intel® Stratix® 10 à l’aide du protocole (CvP) | Ce document décrit le schéma de configuration CvP pour Intel Stratix famille de périphériques 10. |
| initialisation Intel® Arria® 10 CvP et reconfiguration partielle sur le guide de l’utilisateur PCI Express | Ce guide de l’utilisateur traite des modes, topologies, caractéristiques, considérations de conception et logiciels pour CvP en 20 nm FPGAs. |
| Mise en œuvre de la configuration par protocole (CvP) dans le guide de l’utilisateur des périphériques série V FPGA | Ce guide de l’utilisateur traite des modes, topologies, caractéristiques, considérations de conception et logiciels pour CvP. |
| configuration FPGA via le livre blanc du protocole | Ce livre blanc décrit comment CvP aide votre système à répondre aux exigences de réveil PCIe en 28 nm FPGAs. |
Pilotes et outils |
|
| Configuration via protocole (CvP) - Code du pilote logiciel (14 nm et 10 nm) | Il s’agit du code permettant à un pilote Linux* open source de configurer le cœur d’un FPGA via CvP. Vous pouvez utiliser ce code open source en référence lors de l’écriture de votre propre pilote, ou personnaliser ce pilote pour effectuer des opérations CvP sur votre système. Reportez-vous à Intel® Agilex™ Guide de l’utilisateur de la configuration de périphérique via le guide de l’utilisateur de l’implémentation du protocole (CvP) ou à Intel® Stratix® version 10 de la configuration par l’intermédiaire du protocole (CvP) pour plus d’informations sur la prise en charge des pilotes CvP. |
| Configuration via protocole (CvP) - Code du pilote logiciel (périphériques 28 nm et 20 nm) | Il s’agit du code permettant à un pilote Linux open source de configurer le cœur d’un FPGA via CvP. Vous pouvez utiliser ce code open source en référence lors de l’écriture de votre propre pilote, ou personnaliser ce pilote pour effectuer des opérations CvP sur votre système. |
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.