Configuration asynchrone parallèle passive
Lors de la configuration PPA, les données sont transférées d’un périphérique de configuration, d’une mémoire flash ou d’un autre périphérique de stockage vers le périphérique FPGA Intel® sur les broches DATA[7..0]. Ce schéma de configuration est asynchrone, de sorte que les signaux de contrôle régulent le cycle de configuration.
Pour plus d’informations, reportez-vous au chapitre de configuration du périphérique FPGA Intel® concerné dans le manuel de configuration.
Méthode de configuration
- Utilisation d’un hôte intelligent tel qu’un microprocesseur ou un CPLD
Conception de référence
- Contrôleur de configuration de la série MAX® utilisant un livre blanc sur la mémoire flash (PDF) ›
- Utilisation d’un CPLD MAX® ou MAX® II comme contrôleur de configuration pour configurer les FPGA Intel® à partir de la mémoire flash
- Code source (ZIP) dans Verilog et VHDL
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.