JTAG Configuration
Le schéma de configuration JTAG utilise les broches de l’interface IEEE Standard 1149.1 JTAG et prend en charge la norme TYPE DE TEST et de programmation DE JAM (ABILIT). Le fichier SVF (Serial Vector File) est pris en charge dans Intel® FPGA périphériques utilisant des outils de programmation tiers. Intel FPGA les périphériques sont conçus de sorte que les instructions JTAG ont priorité sur n’importe quel mode de configuration de périphérique. Par conséquent, la configuration JTAG peut avoir lieu sans attendre que les autres modes de configuration se terminent. La configuration JTAG peut être réalisée à l’aide d’un câble de téléchargement Intel FPGA ou d’un hôte intelligent, tel qu’un microprocesseur.
Méthode de configuration
- Câbles de téléchargement Intel® FPGA
- Utilisez le câble de téléchargement pour télécharger les données de configuration ou programmer les données pendant le prototypage dans le système pendant la production.
- J.D.
- Pilote logiciel portable permettant de configurer un FPGA à l’aide d’une interface JTAG.
- Fonctionne sur un PC ou des processeurs embarqués.
- Le câble de téléchargement ByteBlasterTM II ou ByteBlasterMVTM peut être utilisé.
- Code source disponible pour le portage sur un système embarqué ou une autre plateforme.
- Lecteur JAMESERPL
- Propose une programmation embarquée (ISP) via l’interface JTAG.
- Fonctionne sur un PC ou des processeurs embarqués.
- Le câble de téléchargement ByteBlaster II ou ByteBlasterMV peut être utilisé.
Documentation
- Manuel de périphérique Stratix® IV, volume 1, chapitre 12 : tests de boundary-scan JTAG
- Tests d’analyse des limites IEEE 1149.1 (JTAG) dans Stratix® périphériques III
- Tests de boundary-scan IEEE 1149.1 (JTAG) dans les périphériques GX Stratix® II et Stratix II
- Tests de boundary-scan IEEE 1149.1 (JTAG) pour les périphériques Cyclone® III
- Tests de boundary-scan IEEE 1149.1 (JTAG) pour les périphériques Cyclone® II
- Tests de boundary-scan IEEE 1149.1 (JTAG) pour les périphériques GX Arria
- Tests de boundary-scan JTAG pour les périphériques Arria II
- UN test d’analyse des limites de l’IEEE 1149.1 (JTAG) dans Intel FPGA périphériques
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.