Fonctionnalités de configuration
Fonctionnalités de configuration prises en charge par Altera FPGAs.
L’assistance aux fonctionnalités de configuration fournit des ressources pour les appareils Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10, Cyclone® 10, Stratix® V et Arria® V.
Bénéficiez d’une assistance supplémentaire pour l’architecture système Agilex™ 7 et l’architecture système Agilex™ 5, des parcours guidés étape par étape pour les flux de développement standard faisant apparaître les ressources et la documentation critiques clés.
Pour les autres appareils, effectuez une recherche dans les collections de support des appareils et des produits.
Prise en charge de la décompression
Certaines FPGAs prennent en charge la décompression des données de configuration, ce qui permet d’économiser de l’espace et du temps dans la mémoire de configuration. Cette fonction vous permet de stocker des données de configuration compressées dans des périphériques de configuration ou une autre mémoire et de transmettre ce flux binaire compressé au FPGA. Lors de la configuration, le FPGA décompresse le flux binaire en temps réel et configure ses cellules CRAM.
Tableau 1. Prise en charge de la sécurité de conception
Le tableau 1 fournit de la documentation sur la prise en charge de la sécurité de conception.
FPGAs pouvez déchiffrer un flux binaire de configuration à l’aide de l’algorithme AES (Advanced Encryption Standard). Lors de l’utilisation de la fonction de sécurité de conception, une clé de sécurité est stockée dans le FPGA. Pour configurer correctement un FPGA sur lequel la fonctionnalité de sécurité de conception est activée, vous devez configurer le FPGA avec un fichier de configuration chiffré à l’aide de la même clé de sécurité. Certaines FPGAs offrent un stockage de clés de sécurité volatiles et non volatiles. Le stockage de clés de sécurité volatiles nécessite une batterie de secours mais permet de mettre à jour la clé de sécurité. La clé de sécurité non volatile peut être stockée dans une mémoire non volatile à l’intérieur de l’appareil et ne nécessite pas de batterie de secours pour le stockage.
| Documentation | Description des | appareils pris en charge |
|---|---|---|
Présentation de la sécurité des appareils FPGA basés sur SDM |
Agilex™ 7 Stratix® 10 |
Altera® produits sont conçus avec du matériel et des microprogrammes de sécurité dédiés et hautement configurables. Altera® applique le cycle de vie du développement de la sécurité aux logiciels, microprogrammes et matériels pour développer et maintenir des produits plus sécurisés. Aucun produit ou composant ne saurait être totalement sécurisé. |
AN 556 : Utilisation des caractéristiques de curité de conception |
Arria® 10 Cyclone® 10 Stratix® V Arria® V Cyclone® V Stratix® IV Arria® II |
Cette note d’application décrit comment vous pouvez utiliser les fonctions de sécurité de conception dans Altera® FPGAs 40, 28 et 20 nm pour protéger vos conceptions contre la copie non autorisée, l’ingénierie inverse et la falsification de vos fichiers de configuration |
AN 341 : Utilisation de la fonction de sécurité de conception |
Stratix® II Stratix® II GX |
Lors de l’utilisation de la fonction de sécurité de conception Stratix II ou Stratix II GX, la clé de sécurité est stockée dans un emplacement non volatile à l’intérieur de l’appareil Stratix II ou Stratix II GX. |
AN 512 : Utilisation de la fonction de sécurité de conception |
Stratix® III | La présente note couvre un aperçu du dispositif de sécurité de conception, les exigences matérielles et logicielles, les étapes de mise en œuvre d’un flux de configuration sécurisé, les schémas de configuration pris en charge, la prise en charge du chargeur flash série avec cryptage activé, les considérations lors du choix d’un schéma de configuration, les paramètres de synchronisation lorsque la fonction de sécurité de conception est activée et les contrôles à l’exportation des États-Unis. |
Tableau 2. Prise en charge de la mise à niveau du système à distance
Le Tableau 2 fournit la documentation relative à la prise en charge de la mise à niveau du système à distance.
Altera appareils disposent de circuits de mise à niveau du système à distance dédiés. La logique logicielle (le processeur Nios® II embarqué ou la logique utilisateur) implémentée dans l’appareil peut télécharger une nouvelle image de configuration à distance, la stocker dans la mémoire de configuration et diriger le circuit de mise à niveau du système distant dédié pour lancer un cycle de reconfiguration. Le circuit dédié détecte les erreurs pendant et après le processus de configuration, récupère toute condition d’erreur en revenant à une image de configuration sûre et fournit des informations sur l’état des erreurs. Ce circuit de mise à niveau du système à distance dédié permet d’éviter les temps d’arrêt du système.
| Documentation | Description des | appareils pris en charge |
|---|---|---|
Arria® 10 Cyclone® 10 GX Cyclone® 10 basse consommation Stratix® V Arria® V Cyclone® V Stratix® IV Cyclone® IV Arria® II |
Le Altera® de mise à jour à distance FPGA cœur IP met en œuvre une reconfiguration de périphérique à l’aide de circuits de mise à niveau du système à distance dédiés disponibles dans les appareils pris en charge. |
|
| Cyclone® III | Cette note d’application couvre ces sujets : présentation du mode de mise à jour à distance, description fonctionnelle de la conception de référence, signaux de conception de référence, machine d’état logique utilisateur d’image d’usine, machine d’état logique utilisateur d’image d’application, adresse d’image d’usine et d’image d’application, configuration système requise, procédure de test de mise à niveau du système à distance Cyclone III AP, reconfiguration du système déclencheur, surveillance des paramètres du système à l’aide de l’analyseur logique signaltap. |
Tableau 3. Fonctionnalités de configuration prises en charge par Altera FPGAs
Le tableau 3 fournit un résumé des fonctionnalités de configuration prises en charge par Altera familles d’appareils.
Appareil |
Prise en charge de la décompression |
Prise en charge de la sécurité de conception |
Prise en charge de la mise à niveau du système à distance |
|---|---|---|---|
Agilex™ FPGA et SoC FPGAs |
✓ |
✓ |
✓ |
Stratix® 10 FPGAs FPGA et SoC |
✓ |
✓ |
✓ |
Arria® 10 FPGA et SoC FPGAs |
✓ |
✓ |
✓ |
Cyclone® 10 GX FPGAs |
✓ |
✓ |
✓ |
Cyclone® 10 LP FPGAs |
✓ |
✓ |
✓ |
MAX® 10 FPGAs |
✓ |
✓ |
✓ |
Stratix® V |
✓ |
✓ |
✓ |
Arria® V SoC |
✓ |
✓ |
✓ |
Arria® V |
✓ |
✓ |
✓ |
Cyclone® V SoC |
✓ |
✓ |
✓ |
Cyclone® V |
✓ |
✓ |
✓ |
Stratix® IV |
✓ |
✓ |
✓ |
Cyclone® IV E |
✓ |
- |
✓ |
Cyclone® IV GX |
✓ |
- |
✓ |
Stratix® III |
✓ |
✓ |
✓ |
Cyclone® III LS |
✓ |
✓ |
✓ |
Cyclone® III |
✓ |
- |
✓ |
Arria® II GX |
✓ |
✓ |
✓ |
Cyclone® II |
✓ |
- |
- |
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.