Fonctionnalités de configuration

Prise en charge de la décompression

Certains FPGA Intel® prennent en charge la décompression des données de configuration, ce qui permet d’économiser de l’espace et du temps dans la mémoire de configuration. Cette fonctionnalité vous permet de stocker des données de configuration compressées dans des périphériques de configuration ou d’autres mémoires et de transmettre ce flux binaire compressé au FPGA. Lors de la configuration, le FPGA décompresse le flux binaire en temps réel et configure ses cellules CRAM.

Pour plus d’informations, reportez-vous au chapitre de configuration du FPGA Intel respectif dans le manuel de configuration.

Prise en charge de la sécurité de conception

Certains FPGA Intel peuvent déchiffrer un flux binaire de configuration à l’aide de l’algorithme AES (Advanced Encryption Standard), l’algorithme de chiffrement le plus avancé disponible aujourd’hui. Lors de l’utilisation de la fonction de sécurité de conception, une clé de sécurité est stockée dans le FPGA. Pour configurer correctement un FPGA sur lequel la fonctionnalité de sécurité de conception est activée, vous devez configurer le FPGA avec un fichier de configuration chiffré à l’aide de la même clé de sécurité. Certains FPGA Intel offrent un stockage de clés de sécurité volatile et non volatile. Le stockage de clé de sécurité volatile nécessite une batterie de secours, mais permet de mettre à jour la clé de sécurité. La clé de sécurité non volatile peut être stockée dans une mémoire non volatile à l’intérieur de l’appareil et ne nécessite pas de batterie de secours pour le stockage. Pour plus d’informations, reportez-vous au chapitre de configuration du FPGA Intel respectif dans le manuel de configuration.

• An 556 : utilisation des fonctionnalités de sécurité de conception dans les FPGA Intel ›
• Un 341 : utilisation de la fonction de sécurité de conception dans les FPGA Stratix II et Stratix II GX ›
• An 512 : utilisation de la fonction de sécurité de conception dans les FPGA Stratix III ›

Prise en charge de la mise à niveau du système à distance

Certains appareils Intel disposent de circuits de mise à niveau du système à distance dédiés. La logique logicielle (processeur intégré Nios® II ou logique utilisateur) implémentée dans l’appareil peut télécharger une nouvelle image de configuration à partir d’un emplacement distant, la stocker dans la mémoire de configuration et diriger le circuit de mise à niveau du système distant dédié pour lancer un cycle de reconfiguration. Le circuit dédié effectue la détection des erreurs pendant et après le processus de configuration, récupère de toute condition d’erreur en revenant à une image de configuration sécurisée et fournit des informations sur l’état des erreurs. Ce circuit de mise à niveau du système à distance dédié permet d’éviter les temps d’arrêt du système. Pour plus d’informations, reportez-vous au chapitre de configuration du périphérique Intel respectif dans le manuel de configuration.

• Altremote_update megafunction guide de l’utilisateur ›
• Conception de référence de référence de mise à niveau du système à distance parallèle actif Cyclone III ›

Le tableau 1 fournit un résumé des fonctionnalités de configuration prises en charge par chaque famille de FPGA Intel.