Configuration parallèle active
Vous pouvez effectuer une configuration parallèle (AP) active à l’aide d’une mémoire flash parallèle CFI (Common Flash Interface) prise en charge. Lors de la configuration du point d’accès, le périphérique FPGA Intel® est l’hôte et la mémoire flash parallèle est l’agent. Les données de configuration sont transférées vers le périphérique Intel FPGA sur les broches DATA[15:0]. Ces données de configuration sont synchronisées avec l’entrée DCLK. Les données de configuration sont transférées à une vitesse de 16 bits par cycle d’horloge. La fréquence DCLK pilotée par le périphérique INTEL FPGA lors de la configuration du point d’accès est d’environ 40 MHz.
Pour plus d’informations, reportez-vous au chapitre de configuration du périphérique FpgA Intel concerné dans le manuel de configuration.
Méthode de configuration
- Utilisation d’une mémoire flash parallèle CFI (Common Flash Interface) prise en charge
Note d’application
- AN 478 : Utilisation d’un chargeur flash parallèle basé sur FPGA avec le logiciel Quartus® II (PDF) ›
- Méthode permettant d’utiliser l’interface JTAG du FPGA pour effectuer une programmation dans le système pour le périphérique de mémoire flash parallèle.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.