Prise en charge FPGA BSDL
Altera® fournit des fichiers BSDL (Boundary Scan Description Language) pour les spécifications IEEE Standard 1149.1, IEEE Standard 1149.6 et IEEE Standard 1532 en fonction du périphérique programmable.
Introduction
Les fichiers BSDL (Boundary Scan Description Language) fournissent une syntaxe qui permet à l’appareil d’exécuter des tests BST (Boundary-Scan Tests) et la programmabilité dans le système (ISP). Les fichiers BSDL IEEE disponibles sur ce site Web sont utilisés pour la pré-configuration BST. Vous pouvez utiliser le fichier BSDL indépendamment de la vitesse ou de la température de l’appareil.
Pour la BST post-configuration, les outils de génération et les directives sont fournis dans la section pour les outils BSDL.
Les modèles BSDL sont testés avec les outils disponibles au moment de leur publication. La syntaxe des fichiers BSDL est vérifiée à l’aide des outils disponibles des fournisseurs suivants : JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronic et Temento Systems.
Modèles IEEE 1149.6
Altera® fournit les modèles BSDL IEEE 1149.6 suivants pour les familles de périphériques répertoriées pour le test BST (boundary-scan test) de préconfiguration. Les modèles prennent en charge la norme IEEE 1149.6, à l’exception du fait que l’instruction SAMPLE n’est pas prise en charge pour toutes les broches HSSI. Les modèles sont spécifiques à la densité et au package. Vous pouvez utiliser le modèle BSDL quel que soit le niveau de vitesse ou la température de l’appareil. Visitez les collections de familles d’appareils BSDL liées pour accéder aux modèles BSDL.
Famille d’appareils1 |
Préfixe du numéro de référence |
|---|---|
AGF, AGI, AGA |
|
| Agilex™ 52 | A5E |
Stratix® 10 (voir aussi IEEE 1149.1 pour HPS) |
1S |
Arria® 10 (voir aussi IEEE 1149.1 pour HPS) |
10A |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
Notes:
|
|
Modèles IEEE 1149.1
Altera® fournit les modèles BSDL IEEE 1149.1 suivants pour les familles de périphériques répertoriées pour les tests BST (boundary-scan testing) de pré-configuration. Les modèles sont spécifiques à la densité et au package. Vous pouvez utiliser le modèle BSDL quel que soit le niveau de vitesse ou la température de l’appareil. Visitez les collections de familles d’appareils BSDL liées pour accéder aux modèles BSDL.
Famille d’appareils1 |
Type |
Préfixe du numéro de référence |
|---|---|---|
Stratix® 10 SX/ST HPS (voir aussi IEEE 1149.6) |
FPGA/HPS |
1SX/1ER |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
Arria® 10 (voir aussi IEEE 11.49.6) |
FPGA/HPS |
10AS |
FPGA |
5A |
|
| Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10 M |
|
CPLD |
5 M |
|
CPLD |
L’EPM |
|
Configuration |
Le |
|
Notes:
|
||
Modèles et outils IEEE 1532
Altera® fournit les modèles BSDL IEEE 1532 suivants pour les familles de périphériques répertoriées pour les tests BST (boundary-scan testing) de préconfiguration. Les modèles sont spécifiques à la densité et au package. Vous pouvez utiliser le modèle BSDL quel que soit le niveau de vitesse ou la température de l’appareil. Visitez les collections de familles d’appareils BSDL liées pour accéder aux modèles BSDL.
Vous aurez besoin d’un fichier BSDL IEEE 1532 (algorithme de programmation) et d’un fichier configurable dans le système (ISC) (données de programmation) pour exécuter la programmabilité dans le système (ISP).
Les méthodes de génération du fichier ISC peuvent être obtenues à partir du manuel de référence du fichier de paramètres de Quartus® Prime Pro Edition, chapitre sur GENERATE_CONFIG_ISC_FILE.
Famille d’appareils1 |
Préfixe du numéro de référence |
|---|---|
10 M |
|
5 M |
|
L’EPM |
|
Le |
|
Notes:
|
|
Outils de conversion SVF vers ISC
Les scripts TCL sont utilisés pour générer des fichiers ISC (In System Configuration) à l’aide de fichiers SVF (Serial Vector Format).
Outil spécifique à l’appareil |
Description |
|---|---|
| L’ISC utilisera pour programmer le MAX® 10 à l’aide du fichier BSDL IEEE 1532. L’utilisateur doit télécharger le fichier IEEE 1532 ainsi que le fichier ISC pour programmer les périphériques MAX® 10. | |
| Ce script cible uniquement les périphériques MAX® V. Pour programmer le périphérique MAX® V à l’aide de la norme IEEE 1532, les utilisateurs ont besoin du fichier ISC en plus du fichier IEEE 1532 BSDL. Ce script TCL permet de générer le fichier ISC (In System Configuration) à partir du fichier SVF (Serial Vector Format). | |
| Afin de programmer le dispositif EPC en utilisant IEEE1532 norme, l’utilisateur aura également besoin du fichier ISC en plus du fichier BSDL IEEE1532, qui décrira les données ou la conception de l’utilisateur. Habituellement, les utilisateurs obtiennent le fichier ISC de Quartus, mais actuellement Quartus ne prend pas en charge la génération de fichier ISC pour les périphériques EPC pour certaines raisons. Il sera pris en charge dans Quartus 4.2. D’ici là, l’utilisateur pourra utiliser le script svf2isc pour générer le fichier ISC nécessaire à la programmation. |
Outils BSDL pour la post-configuration BST
Pour le Boundary Scan Testing (BST) post-configuration, un script TCL est utilisé pour générer le fichier BSDL post-configuration en fonction de la conception et de l’affectation des broches à partir du fichier PIN Quartus® Prime. Les ressources sont spécifiques à la famille de périphériques et comprennent l’outil de script de génération et la documentation.
| Famille d’appareils1 | Préfixe du numéro de pièce |
|---|---|
Générateur BSDL post-configuration Agilex™ 7 série F et série I |
AGF, AGI |
| Stratix® 10 Créateur BSDL post-configuration | 1S |
| Arria® 10 Générateur BSDL post-configuration | 10A |
| Cyclone® 10 LP, Cyclone® 10 GX Générateur BSDL post-configuration | 10CL, 10CX |
| MAX® 10 Créateur BSDL post-configuration | 10 M |
| Générateur BSDL MAX® V post-configuration | 5 M |
Génération de fichiers BSDL dans Quartus® II (Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS et MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
| Personnalisateur BSDL (Stratix® III, Cyclone® III, Cyclone® II, MAX® II) | EP3S, EP3C, EP2C, EPM |
Notes: 1. Pour les familles d’appareils héritées, veuillez consulter les collections respectives d’assistance sur les appareils et les produits Legacy FPGA. |
|
Documentation associée
- Voir toutes les notes d’application JTAG
- Documentation JTAG Agilex™ 7
- Documentation JTAG Agilex™ 5
- Stratix® 10 JTAG Documentation
- Arria® 10 Documentation JTAG
- Documentation JTAG Cyclone® 10 GX
- Cyclone® 10 LP JTAG Documentation JTAG
- MAX® 10 Documentation JTAG
- Stratix® V JTAG Documentation
- Stratix® IV JTAG Documentation
- Stratix® III JTAG Documentation
- Arria® V JTAG Documentation
- Arria® II JTAG Documentation
- Cyclone® V JTAG Documentation
- Documentation JTAG Cyclone® IV
- Documentation JTAG Cyclone® III
- Documentation JTAG Cyclone® II
- Documentation JTAG de MAX® V
- MAX® II JTAG Documentation
Documents connexes
- AN 39 : Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les périphériques FPGA Intel® ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques MAX II ›
- JTAG et programmabilité dans le système dans les appareils MAX V ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Cyclone II ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les appareils Stratix II et Stratix II GX ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les appareils Stratix III ›
- Tests d’analyse des limites JTAG dans les appareils Stratix IV ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Cyclone III ›
- Test d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Arria GX ›
- Test d’analyse des limites JTAG dans les appareils Arria II ›
- MorphIO : Livre blanc sur une solution de reconfiguration des E/S pour les périphériques FPGA Intel ›
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.