Prise en charge de BSDL
Intel fournit des fichiers BSDL (Boundary-Scan Description Language) pour les spécifications IEEE Standard 1149.1, IEEE Standard 1149.6 et IEEE Standard 1532. Les fichiers BSDL fournissent une syntaxe qui permet à l’appareil d’exécuter un test d’analyse des limites (BST) et une programmabilité dans le système (ISP). Les fichiers BSDL IEEE 1149.1 disponibles sur ce site Web sont utilisés pour la préconfiguration de BST. Si vous souhaitez effectuer BST après la configuration, vous pouvez sélectionner les outils de génération et les instructions appropriés pour la génération BSDL post-configuration dans le tableau 1.
Tableau 1. Outils et directives de génération de fichiers BSDL
Outils ou lignes directrices |
FPGA |
Le |
Périphériques de configuration |
---|---|---|---|
Stratix®, Stratix® GX, Stratix® II, Stratix® II GX, Stratix® III |
MAX® 3000, MAX® 7000, MAX® II |
CPE |
|
Stratix® IV, Stratix® V |
MAX® V |
- |
|
- |
MAX V |
- |
|
Intel® Stratix® 10 |
- |
- |
|
Intel® Arria® 10 |
- |
- |
|
Intel® MAX® 10 |
- |
- |
|
Intel® Cyclone® 10 LP, Intel® Cyclone® 10 GX |
- |
- |
|
Intel® Agilex® |
- |
- |
Documents connexes
- AN 39 : Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les périphériques FPGA Intel® ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques MAX II ›
- JTAG et programmabilité dans le système dans les appareils MAX V ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Cyclone II ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les appareils Stratix II et Stratix II GX ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) dans les appareils Stratix III ›
- Tests d’analyse des limites JTAG dans les appareils Stratix IV ›
- Tests d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Cyclone III ›
- Test d’analyse des limites IEEE 1149.1 (JTAG) pour les périphériques Arria GX ›
- Test d’analyse des limites JTAG dans les appareils Arria II ›
- MorphIO : Livre blanc sur une solution de reconfiguration des E/S pour les périphériques FPGA Intel ›
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.