ID de l'article: 000099335 Type de contenu: Dépannage Dernière révision: 16/06/2025

Pourquoi la simulation de l’IP matérielle FPGA Ethernet GTS pour l’appareil Agilex™ 5 FPGA série E (groupe A), lors de l’utilisation du système PLL en mode personnalisé, échoue-t-elle avec la version 24.2 du logiciel Quartus® Prime Pro Edit...

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 24.2 du logiciel Quartus® Prime Pro Edition, la simulation de l’IP matérielle FPGA Ethernet GTS pour l’appareil Agilex™ 5 FPGA série E (groupe A) lors de l’utilisation du système PLL en mode personnalisé échoue dans les conditions ci-dessous.

  • Utilisation de la PLL système en mode personnalisé
  • La fréquence d’horloge de référence de l’IP matérielle FPGA Ethernet GTS est de 322,265625 MHz
  • La fréquence d’horloge de sortie de l’IP matérielle FPGA Ethernet GTS est configurée à 937,5 MHz

Résolution

Ce problème est résolu à partir de la version 24.3 du logiciel Quartus® Prime Pro Edition.

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.