ID de l'article: 000099325 Type de contenu: Dépannage Dernière révision: 16/07/2024

Pourquoi ne vois-je pas d’erreur de génération et de compilation Dual Simplex IP avec une configuration simplex utilisant GTS PMA/FEC Direct PHY FPGA IP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 24.2 du logiciel Quartus® Prime Pro Edition, vous ne verrez aucune erreur si vous implémentez une interface simplex double en utilisant GTS PMA / FEC Direct PHY FPGA IP.

    Le mode double simplex est pris en charge pour les protocoles simplex comme spécifié dans la section 2.0 du Guide de l’utilisateur des interfaces double simplex de l’émetteur-récepteur GTS, et non les interfaces simplex personnalisées avec GTS PMA/FEC Direct PHY FPGA IP. Évitez d’utiliser le mode double simplex avec GTS PMA/FEC Direct PHY FPGA IP dans votre conception.

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.