ID de l'article: 000099253 Type de contenu: Dépannage Dernière révision: 25/06/2025

Pourquoi est-ce que je vois différents hachages HPS IO sur les conceptions FPGA basées sur SDM avec le mode de démarrage HPS First, où l’IP HPS EMIF n’est pas instanciée ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Quartus® Prime Pro Edition version 24.1 et antérieure, le hachage HPS IO généré pour les flux binaires de phase 1 et phase 2 peut changer entre les builds si HPS EMIF n’est pas instancié dans une conception HPS. Cela affecte les conceptions pour lesquelles le mode de démarrage est défini sur « HPS First ».

Résolution

Vous pouvez utiliser l’affectation QSF pour éviter ce problème :

set_global_assignment -name INI_VARS « asm_constant_hpsio_hash = on »

Cela devrait être corrigé dans une future version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Stratix® 10
FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.