ID de l'article: 000099156 Type de contenu: Dépannage Dernière révision: 23/05/2025

Pourquoi l’IP F-Tile Ethernet Multirate FPGA commence-t-elle à transmettre des paquets invalides lorsque les <n>signaux « i_p_tx_rst_n » ou « <n>o_p_rst_n » sont annulés ?</n></n>

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, l’IP du FPGA multidébit Ethernet F-Tile transmettra des paquets non valides lorsque les signaux « i_p<n>_tx_rst_n » ou « o_p<n>_rst_n » sont annulés. Si le paramètre « Enable IEEE 1588 PTP » est défini et l’option du paramètre « Link fault generation » est définie sur « Bidirectionnel ».
Ces paquets non valides ne sont pas pilotés par l’interface client.
Les paquets font généralement 64 octets et ne contiennent que des zéros dans tous les champs.

Résolution

Il n’y a pas de solution à ce problème.

Ce problème a été résolu à partir de la version 24.3 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.