ID de l'article: 000099113 Type de contenu: Information et documentation de produit Dernière révision: 27/06/2024

Quelles macros de simulation rapide sont documentées pour l’IP matérielle F-Tile Agilex™ 7 ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette KDB détaille les avancées récentes dans le développement de macros pour améliorer les vitesses de simulation pour les IP Ethernet F-Tile Agilex™ 7. Son but est de clarifier les macros spécifiques applicables aux différentes IP et leur compatibilité avec différentes versions du logiciel Quartus® Prime Pro Edition.

Les autres macros déjà détaillées dans la documentation existante, les scripts ip ou les exemples de conception doivent continuer à être utilisées telles quelles. Dans toute autre circonstance, vous ne devez pas les ajouter de manière proactive à votre conception.

Résolution

Ce document fournit une vue d’ensemble complète, montrant les macros applicables à chaque IP. Cela vous aidera à identifier rapidement la macro adaptée à vos besoins de simulation.

Macros de simulation rapides pour l’IP matérielle F-Tile Agilex™ 7

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Intel® Agilex™ série F
FPGA et FPGA SoC Intel® Agilex™ 7 série I
Kits de développement pour FPGA Intel® Agilex™ série F
Kits de développement pour FPGA Intel® Agilex™ série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.