ID de l'article: 000099105 Type de contenu: Messages d'erreur Dernière révision: 15/11/2024

Pourquoi « Override MPU Clocks » ne fonctionne-t-il pas dans le système de processeur dur Agilex™ 5 FPGA IP ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le processeur dur Agilex™ 5 FPGA IP signale l’erreur suivante lors de la sélection de « Override MPU Clocks ».

Erreur : diviser par zéro

lors de l’exécution

« expr ($Fref / $count) »

(procédure « pll_compute_clock_counter » ligne 5)

Invoqué de l’intérieur

« pll_compute_clock_counter $mpu_ref $mpu_freq dsu_ctr »

(procédure « clkmgr ::calculate_clk_mgr_values » ligne 151)

Invoqué de l’intérieur

« Clkmgr ::calculate_clk_mgr_values »

(procédure « valider » ligne 9)

Invoqué de l’intérieur

« valider »

Ce problème est dû à un calcul incorrect pour une configuration d’horloge valide.

Résolution

Des avertissements et des erreurs sont ajoutés dans la version 24.2 et ultérieure du logiciel Quartus Prime Pro Edition pour signaler les configurations d’horloge non prises en charge et inclure des suggestions pour les configurations correctes.®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.