ID de l'article: 000099103 Type de contenu: Messages d'erreur Dernière révision: 13/06/2024

Erreur(11193) : Le port de sortie « OUTCLK[<number>] » de « CMU_FPLL » ne peut pas se connecter au port PLD « I[<number>] » de « IO_OUTPUT_BUFFER » pour le nœud « <pin name="">».</pin></number></number>

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 22.3 à 23.3 du logiciel Quartus® Prime Pro Edition, cette erreur s’affiche lorsqu’une sortie d’horloge d’un FPLL est connectée à une broche de sortie utilisant les normes d’E/S LVCMOS 2,5 V, 3,0 V LVTTL ou 3,0 V dans les périphériques Arria® 10 et Cyclone® 10 GX.

Résolution

Ce problème a été résolu à partir de la version 23.4 du logiciel Quartus® Prime Pro Edition

Produits associés

Cet article concerne 2 produits

FPGA Intel® Cyclone® 10 GX
FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.