ID de l'article: 000099038 Type de contenu: Dépannage Dernière révision: 16/06/2025

Pourquoi est-ce que je vois des erreurs TLP mal formées ou de mauvaises erreurs LCRC signalées sur le partenaire de liaison lors de l’utilisation de l’IP R-Tile Avalon® Streaming FPGA pour PCI Express* ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.3 et les versions antérieures du logiciel Quartus® Prime Pro Edition, il est possible que vous voyiez un TLP mal formé ou une erreur LCRC incorrecte signalée sur le partenaire de liaison lors de l’utilisation de l FPGA’IP de streaming Avalon® R-Tile pour PCI Express* avec une taille de charge utile maximale (MPS) de 512 octets.

Résolution

Ce problème a été résolu à partir du logiciel Quartus® Prime Pro Edition 24.3.1.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.