ID de l'article: 000098943 Type de contenu: Dépannage Dernière révision: 12/06/2024

Pourquoi le message d’avertissement « Ignored filter at file.sdc(line) : CLK could not be matching with a clock » s’affiche-t-il ?

Environnement

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 23.1 et les versions antérieures du logiciel Quartus® Prime Standard Edition, vous pouvez voir certaines contraintes ciblant une horloge créée par l’utilisateur et ignorée par l’analyseur de synchronisation.

    Résolution

    Pour éviter ce problème, assurez-vous que la contrainte de déclaration d’horloge n’inclut pas d’espaces supplémentaires dans l’argument -name. Lorsqu’il y a des espaces supplémentaires, ils sont inclus dans le nom de l’horloge. Par exemple :

    La contrainte create_clock -name {clk } -period 10 [get_ports clk100] doit être modifiée en create_clock -name {clk} -period 10 [get_ports clk100].

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.