ID de l'article: 000098905 Type de contenu: Errata Dernière révision: 18/11/2024

Pourquoi une erreur d’ajustement se produit-elle lorsque deux PLL système sont utilisées dans la même banque d’émetteurs-récepteurs dans l’Agilex™ 5 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 24.1 du logiciel Quartus® Prime Pro Edition, vous pouvez voir une erreur d’ajustement ci-dessous lorsque plusieurs IP de protocole différentes et deux PLL système sont implémentées dans une seule banque d’émetteurs-récepteurs GTS.

    Avertissement critique : Impossible de trouver l’horloge XCVR pour my_directphy_inst_1|my_directphy|g1.n.sys[0].n_channel_superset_ip_inst|n_channel_superset_top_wrapper|hal_top_wrapper_inst|hal_top_ip|one_lane_inst_0|one_lane_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_tx_clk1_clk

    Erreur (332000) : ERREUR : L’argument <node_object> est un filtre d’objet qui ne correspond à aucun objet. Spécifiez que l’un correspond à un seul objet.

    Résolution

    Il n’existe aucune solution de contournement dans les cas où des protocoles PCIe et non PCIe sont utilisés dans la même banque d’émetteurs-récepteurs et nécessitent chacun une PLL système.

    Ce problème est résolu à partir de la version 24.2 du logiciel Quartus Prime Pro Edition.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.