ID de l'article: 000098879 Type de contenu: Dépannage Dernière révision: 20/05/2024

Pourquoi est-ce que je vois des violations de largeur d’impulsion minimale lors de l’utilisation de la fonction Enable refclock to core dans l’IP GTS PMA/FEC Direct PHY FPGA sur les appareils Agilex™ 5 lors de l’utilisation de la version 24...

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 24.1 du logiciel Quartus® Prime Pro Edition, l’utilisation de la fonction Enable refclock to core dans l’IP FPGA GTS PMA/FEC Direct PHY pour les appareils Agilex™ 5 peut entraîner une violation minimale de la largeur d’impulsion.

Résolution

La synchronisation de la fonctionnalité Activer la réhorloge au cœur sur les appareils Agilex™ 5 est préliminaire dans la version 24.1 du logiciel Quartus® Prime Pro Edition. Il est prudent d’ignorer cette violation.

Ce problème sera corrigé dans une future version du logiciel Quartus® Prime Pro Edition.

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.