ID de l'article: 000098873 Type de contenu: Errata Dernière révision: 27/05/2024

Pourquoi l’IP eCPRI FPGA ne peut-elle pas fonctionner sur du matériel utilisant Stratix® 10 E-Tile avec le processeur Nios® V pendant FPGA et activer la fonction d’interfonctionnement (IWF) ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans l’eCPRI FPGA IP version 3.0.2 dans l’exemple de conception, vous pouvez constater qu’une erreur s’affiche lors de la transaction 10G après avoir modifié le processus de reconfiguration dynamique de 25G à 10G.

Résolution

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.