ID de l'article: 000098851 Type de contenu: Errata Dernière révision: 07/12/2024

Pourquoi la simulation avec inversion de polarité négative active-t-elle PASS dans le Intel® FPGA Hard IP Ethernet F-Tile ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, il est constaté que, lorsque l’interface attribue des paramètres pour l’inversion de polarité négative, c’est-à-dire « tx_invert_p_and_n=ENABLE » et « rx_invert_p_and_n=DISABLE », ou « tx_invert_p_and_n=ENABLE » et « rx_invert_p_and_n=DISABLE » est définie, la simulation passera contrairement au comportement attendu.

    Résolution

    Il n’existe actuellement aucune solution de contournement pour ce problème.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.