Pourquoi l’IP de FPGA de streaming GTS AXI pour PCI Express* ne parvient-elle pas à se connecter dans la simulation avec Synopsys VIP ?

En raison d’un problème dans la version 23.4 et les versions ultérieures du logiciel Quartus® Prime Pro Edition, vous pouvez observer une défaillance de liaison PCIe dans l’IP du FPGA de streaming GTS AXI pour la simulation PCI Express* avec Synopsys VIP.

Pour contourner ce problème, ignorez EQ phase 2 et phase 3 en définissant « 1 » sur les 2 registres suivants dans le banc d’essai.

• intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrltop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen3_eq_phase23_disable
• intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrltop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen4_eq_phase23_disable

Ce problème ne se produit que sur la simulation, mais pas sur le matériel.