ID de l'article: 000098681 Type de contenu: Dépannage Dernière révision: 19/04/2024

L’entité « cpriphy_ftile_wrapper » instancie l’entité non définie « ex_24G_simple_model ». Cela peut entraîner que les informations IP générées soient incomplètes.

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le modèle de cœur IP simplifié en option de simulation (prise en charge 24G non FEC uniquement) prend en charge :

  1. Fréquence PLL du système : 805,664062 MHz
  2. Activer la sortie d’horloge CDR non sélectionnée
  3. Fréquence de référence PMA : 184,32 MHz
  4. Sélectionner la conception : instance unique du cœur IP

En raison d’un problème dans la version 23.4 et les versions antérieures du logiciel Quartus® Prime Pro Edition, d’autres configurations que celle répertoriée lorsque l’option de modèle de cœur IP simplifié dans la simulation (prise en charge 24G non-FEC uniquement) est sélectionnée passeront la génération de conception d’exemple IP sans erreur, mais la compilation Quartus® échouera avec des erreurs pointant vers la configuration illégale des éléments listés.

Résolution

Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.