ID de l'article: 000098675 Type de contenu: Errata Dernière révision: 23/05/2024

Pourquoi le TXPLL ou le CDR n’est-il pas en mesure de verrouiller l’horloge de référence pour les conceptions Agilex™ 5, qui ont des émetteurs-récepteurs GTS et HPS EMIF activés lors de l’utilisation du flux binaire compilé et généré dans l...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans les conceptions Agilex™ 5, qui activent les HPS EMIF et IP à l’aide d’émetteurs-récepteurs GTS, le PLL TX ou le CDR de l’émetteur-récepteur GTS ne pourra pas se verrouiller à son horloge de référence. Cela est dû à un problème dans le logiciel Quartus® Prime Pro Edition version 23.4.1 et 24.1 qui a mal réglé le mux de l’horloge de référence. Dans les conceptions avec des IP utilisant des émetteurs-récepteurs GTS uniquement sans HPS EMIF activé, l’émetteur-récepteur GTS TX PLL ou CDR peut atteindre un verrouillage de l’horloge de référence.

    Résolution

    Un correctif est disponible pour résoudre ce problème pour le logiciel Quartus® Prime Pro Edition version 24.1. Téléchargez et installez le correctif 0.08 à partir du lien approprié ci-dessous.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.