ID de l'article: 000098645 Type de contenu: Dépannage Dernière révision: 18/04/2024

Pourquoi UI et MEM_DQ_FREQ_PS sont-ils définis sur tCK dans *_ip_parameters.dat ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 24.1 et les versions antérieures du logiciel Quartus® Prime Pro Edition, la valeur UI et MEM_DQ_FREQ_PS est définie à tort sur tCK dans le fichier *_ip_parameters.dat généré par l’IP EMIF (External Memory Interfaces) dans les conceptions ciblant les appareils Agilex™ 7 FPGA série F et Agilex™ 7 FPGA série I.

UI .param = 0,625

.param tCK = 0,625

MEM_DQ_FREQ_PS .param = 625,0

Résolution

Utiliser UI = 1/2 tCK lors de l’évaluation de l’œil WR et de l’œil RD.

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ série F
FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.