Pourquoi l’exemple de conception IP du FPGA SDI II ne s’affiche-t-il pas lors de la sélection de l’option de carte du kit de développement personnalisé ?

En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, l’erreur suivante s’affiche lors de la génération de l’exemple de conception IP SDI II FPGA lors de la sélection de l’option de carte du kit de développement personnalisé :

Erreur Tcl : ERREUR : la valeur « OSC_CLK_1_ » de l’affectation « DEVICE_INITIALIZATION_CLOCK » est illégale. Spécifiez une valeur légale.

Pour contourner ce problème, procédez comme suit ci-dessous :

Pour l’appareil Agilex™ 7 :

Les utilisateurs peuvent sélectionner l’option Aucun kit de développement au lieu de Kit de développement personnalisé.
La conception générée restera la même, mais l’utilisateur doit mettre à jour l’attribution du code PIN dans le fichier QSF.

Pour Stratix® 10 appareils :

Les utilisateurs peuvent sélectionner l’option Aucun kit de développement au lieu de Kit de développement personnalisé.
L’utilisateur doit mettre à jour l’attribution du code PIN et inclure l’affectation suivante dans le fichier QSF :

set_instance_assignment -name IO_STANDARD « 1.8 V » -to <destination>

set_instance_assignment -name CURRENT_STRENGTH_NEW DEFAULT -to <destination>

set_instance_assignment -name SLEW_RATE 1 -to <destination>

Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.