L’erreur d’ajustement illustrée ci-dessous sera visible lors de l’utilisation de la version 24.1 du logiciel Quartus® Prime Pro Edition lors du placement de la ou des broches d’horloge de référence ou de la broche RZQ dans une sous-banque différente de celle de l’IP Agilex™ 5 MIPI D-PHY FPGA a été placée.
Erreur(14566) : Le monteur ne peut pas placer 1 composant(s) périphérique(s) en raison de conflits avec des contraintes existantes (1 IOPLL(s)). Corrigez les erreurs décrites dans les sous-messages, puis réexécutez le Fitter. La base de connaissances FPGA peut également contenir des articles contenant des informations sur la façon de résoudre cet échec de placement périphérique. Examinez les erreurs, puis visitez la base de connaissances à https://www.intel.com/content/www/fr/fr/support/programmable/kdb-filter.html et recherchez ce numéro de message d’erreur spécifique.
Erreur(175001) : Le monteur ne peut pas placer 1 IOPLL, qui se trouve dans le composant générique dphy_dut_dphy.
Pour contourner ce problème, définissez le type d’entrée d’horloge de référence sur Non équilibré dans votre fichier de paramètres Quartus® (.qsf).
Vous trouverez ci-dessous un exemple de l’affectation requise pour l’exemple de conception généré par l’IP Agilex™ 5 MIPI D-PHY FPGA.
set_instance_assignment -name PLL_REFCLK_INPUT_TYPE NOT_BALANCED -to *dphy_core_inst|clk_rst|pll_gen[*].iopll_wrap_inst|iopll_inst -entity ed_synth