ID de l'article: 000098475 Type de contenu: Messages d'erreur Dernière révision: 29/03/2024

Pourquoi est-ce que je vois une erreur lorsque je place l’IOPLL amont à deux bancs de l’IOPLL en aval lors de l’utilisation de l’IOPLL en cascade avec Agilex™ 7 série F et série I ?

Environnement

  • FPGA Intel® IP IOPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous placez une IOPLL en amont à deux sous-banques d’E/S de l’IOPLL en aval lors de l’utilisation de l’IOPLL en cascade avec Agilex™ 7 série F et série I, le logiciel Quartus® Prime Pro Edition émet l’erreur suivante :

    Erreur(14566) : Le monteur ne peut pas placer 1 composant(s) périphérique(s) en raison de conflits avec des contraintes existantes (1 IOPLL(s)).

    Corrigez les erreurs décrites dans les sous-messages, puis réexécutez le Fitter.

    La base de connaissances FPGA peut également contenir des articles sur la résolution de cet échec de placement périphérique. Examinez les erreurs, puis visitez la base de connaissances à https://www.intel.com/content/www/fr/fr/support/programmable/kdb-filter.html et recherchez ce numéro de message d’erreur spécifique.

    Résolution

    Faites confiance au logiciel Quartus® Prime Pro Edition pour valider tout schéma implémenté.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ série F
    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.