ID de l'article: 000098407 Type de contenu: Dépannage Dernière révision: 12/11/2024

Pourquoi mesure-je la gigue élevée sur la broche « rx_clkout » de la variante F-Tile PMA/FEC Direct PHY FPGA IP ou F-Tile PMA/FEC Direct Multirate FPGA IP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, une gigue plus élevée que prévu peut être mesurée sur la broche rx_clkout des cœurs IP F-Tile PMA/FEC Direct PHY FPGA ou sur l’IP F-Tile PMA/FEC Direct Multirate FPGA lorsque le CDR est réglé sur le mode verrouillage de référence .

    Résolution

    Il n’existe aucune solution de contournement à ce problème.

    Ce problème a été corrigé dans la version 24.2 du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.