ID de l'article: 000098395 Type de contenu: Information et documentation de produit Dernière révision: 25/03/2024

Pourquoi la fréquence VCO calculée du mode fractionnaire TX FGT PLL dans l’interface graphique du catalogue IP ne correspond-elle pas à la formule de fréquence VCO du guide de l’utilisateur de l’architecture F-Tile et du PMA et FEC Direct P...

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’une formule incorrecte dans l’architecture F-Tile et le guide de l’utilisateur de l’IP PMA et FEC Direct PHY (UG20315), vous pouvez voir la fréquence VCO calculée du mode fractionnaire TX FGT PLL dans l’interface graphique du catalogue IP lorsque l’option de mode fractionnaire Activer TX FGT PLL activée ne correspond pas à la fréquence VCO calculée par la formule du Guide de l’utilisateur de l’architecture F-Tile et du PMA et FEC Direct PHY IP avec M, Paramètres de fréquence K, N, L et de l’horloge de référence signalés dans la fenêtre des messages système.

La formule correcte est la suivante :

Fréquence VCO = (M + k/2^22) * fréquence refclk (MHz) * mul_div / N.

Résolution

Il est actuellement prévu de résoudre ce problème dans une prochaine version du guide de l’utilisateur de l’architecture F-Tile et du PMA et FEC Direct PHY IP (UG20315).

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.