ID de l'article: 000098383 Type de contenu: Dépannage Dernière révision: 08/04/2024

Pourquoi est-ce que je vois des erreurs de bits lorsque le bouclage série interne est activé pour les conceptions du mode d’adaptation manuelle de l’émetteur-récepteur Agilex™ 7 FGT ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 24.1 et les versions antérieures du logiciel Quartus® Prime Pro Edition, la séquence d’activation du bouclage série interne pour le mode d’adaptation manuelle de l’émetteur-récepteur Agilex™ 7 FGT n’est pas optimale. Vous pouvez observer un taux d’erreur binaire (BER) étonnamment élevé lorsqu’un signal externe est présent sur l’entrée du récepteur.

    Résolution

    Pour contourner ce problème, avant d’activer le bouclage série interne, vous pouvez adopter une des deux méthodes suivantes :

    1. Déconnectez FGT RX du câble ou du module externe
    2. Pilotez le signal de source externe en tri-états ou au ralenti électrique

    Il n’est pas prévu de résoudre ce problème dans une future version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.