ID de l'article: 000098327 Type de contenu: Information et documentation de produit Dernière révision: 31/05/2024

La broche de la banque d’E/S Agilex™ 7 2D n’a pas de sortie lorsqu’elle est instanciée avec HPS.

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cela peut être observé lorsque le premier flux de démarrage HPS est exécuté et que la broche différentielle 2D de la banque d’E/S n’a pas de sortie.

En effet, la réparation de la RAM se produit deux fois, une fois dans le flux binaire de la périphérie HPS et une autre fois dans le flux binaire du cœur FPGA. Si la réparation de la RAM est appliquée lorsque le microprogramme IOSSM est en cours d’exécution, le micrologiciel IOSSM se bloque ou passe en exception.

Résolution

Pour contourner ce problème, effectuez une mise à niveau vers la version 23.3 Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.