En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, cette erreur interne peut survenir lors de l’application de CMOS basse tension 3 V (LVCMOS) avec des affectations standard d’E/S à faible tirage lors du ciblage d’un FPGA Agilex™ 5.
Pour contourner ce problème, supprimez l’affectation Tirage faible ou appliquez l’affectation Tirage faible à toutes les broches de la même banque d’E/S.
Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.