ID de l'article: 000098201 Type de contenu: Dépannage Dernière révision: 22/11/2024

Pourquoi le cœur IP de FPGA 2D-FIR II (compatible 4K) renvoie-t-il des données inattendues entre deux échantillons de sortie en simulation lors de l’utilisation du SIEMENS* QuestaSim* ?

Environnement

    Logiciel de conception Intel® Quartus® Prime
    FPGA Intel® IP 2D-FIR II (compatible 4K)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec le chiffrement des fichiers de simulation IP FPGA 2D-FIR II (compatible 4K) pour le SIEMENS* QuestaSim*, des données inconnues s’affichent entre deux données de sortie consécutives lors de la simulation de l’IP FPGA 2D-FIR II (compatible 4K).

Ce problème n’affecte pas le fonctionnement dans le matériel.

Résolution

Il n’existe aucune solution de contournement pour ce problème de simulation.

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 11 produits

FPGA et FPGA SoC Intel® Agilex™ 7
FPGA Arria® II
FPGA et FPGA SoC Arria® V
FPGA et FPGA SoC Intel® Arria® 10
FPGA Cyclone® IV
FPGA et FPGA SoC Cyclone® V
FPGA Intel® Cyclone® 10
FPGA Intel® MAX® 10
FPGA et FPGA SoC Intel® Stratix® 10
FPGA Stratix® IV
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.