ID de l'article: 000097994 Type de contenu: Dépannage Dernière révision: 12/11/2024

Comment puis-je modifier l’interface Arria® 10 et Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) pour PCI Express* Design Example Testbench pour inclure des transactions personnalisées ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Bien qu’ils ne soient pas pris en charge par Altera, l’interface Arria® 10 et Cyclone® 10 GX Avalon® à mémoire mappée (Avalon-MM) pour PCI Express* Exemple de conception Testbench est en texte clair RTL et peut être modifié pour inclure de simples transactions supplémentaires.

    Le banc d’essai et le BFM du port racine ou BFM du point de terminaison fournissent une méthode simple pour effectuer des tests de base de la logique de la couche d’application qui s’interface avec la variation. Ce BFM vous permet de créer et d’exécuter des stimuli de tâches simples avec des paramètres configurables pour exercer les fonctionnalités de base de la conception d’exemple. Le banc d’essai et le BFM ne sont pas destinés à remplacer un environnement de vérification complet. Les cas de coin et certains stimuli de profil de trafic ne sont pas couverts. Reportez-vous aux éléments énumérés ci-dessous pour plus de détails. Pour assurer la meilleure couverture de vérification possible, Atlera vous suggère fortement d’obtenir une IP et des outils de vérification PCI Express disponibles dans le commerce, ou de faire vos propres tests matériels approfondis, ou les deux.

    Guide de l’utilisateur de l’interface Arria® 10 et Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) pour PCI Express*, section 13.1. Avalon-MM Endpoint Testbench indique à tort que le fichier altpcietb_bfm_rp_gen3_x8.sv doit être le module utilisé pour modifier et varier les transactions envoyées à l’exemple de conception de point de terminaison ou à votre propre conception.

    Résolution

    Pour modifier et varier les transactions envoyées à l’exemple de conception de poste de travail ou à votre propre conception, veuillez vous reporter à la section 13.3. Module pilote d’essai Avalon-MM de l’interface Arria® 10 et Cyclone® 10 GX Avalon® à mémoire mappée (Avalon-MM) pour le guide de l’utilisateur PCI Express*.

    En raison d’une mise à jour du noyau IP, le nom de fichier correct à modifier est passé de altpcietb_bfm_driver_avmm.v, comme indiqué dans la documentation, à altpcietb_bfm_driver_downstream.v.

    Les informations contenues dans le guide de l’utilisateur de l’interface à mémoire mappée (Avalon-MM) Arria® 10 et Cyclone® 10 GX Avalon® pour PCI Express* ont été mises à jour pour refléter ce changement.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.