ID de l'article: 000097792 Type de contenu: Information et documentation de produit Dernière révision: 27/12/2023

Pourquoi les lectures de l’interface reconfig_pdp de mon Intel® FPGA IP PMA/FEC Direct PHY F-Tile ou de mon Intel® FPGA IP multifréquences PMA/FEC Direct PHY F-Tile reviennent-elles 0x00000000 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.2 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, la lecture à partir du chemin de données Avalon®interface mappée en mémoire (reconfig_pdp) peut revenir 0x00000000 lorsque le port « readdatavalid » est activé sur le chemin de données Avalon l’interface mappée en mémoire de votre conception F-Tile PMA/FEC Direct PHY Intel FPGA IP ou F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP conception.

    Résolution

    Ce problème est résolu à partir de la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.