ID de l'article: 000097775 Type de contenu: Messages d'erreur Dernière révision: 10/12/2024

Erreur interne : Sous-système : DYGR, Fichier : /quartus/ddb/dygr/dygr_route_info_singleton_manager.cpp, Ligne : 343

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.4 et les versions antérieures du logiciel Quartus® Prime Pro Edition, il est possible que cette erreur s’affiche lors de l’exécution du Planificateur de puces et que les paramètres de l’appareil aient été modifiés après la compilation. Ce problème ne concerne que les conceptions ciblant les appareils Agilex™ 7.

    Résolution

    Pour contourner ce problème, recompilez la conception après avoir modifié les paramètres du périphérique.

    Ce problème a été résolu avec le logiciel Quartus® Prime Pro Edition version 24.1 et versions ultérieures.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.