Cette erreur se produit lors de l’utilisation de Questa*-Intel® FPGA Edition pour simuler l’exemple de conception Intel Agilex® 7 série M FPGA EMIF IP pour les interfaces DDR5.
Pour contourner ce problème, procédez comme suit :
- Ouvrez le fichier msim_setup.tcl sous le dossier .../sim/ed_sim/mentor.
- Modifiez la commande suivante :
eval vsim -supprimer 2732 -supprimer 1130 -supprimer 7041 -supprimer 7033 $elabcommand
À
eval vsim -nocvg -suppress 2732 -suppress 1130 -suppress 7041 -suppress 7033 $elabcommand