ID de l'article: 000097743 Type de contenu: Messages d'erreur Dernière révision: 10/06/2025

Pourquoi Signal Tap affiche-t-il « Programmer l’appareil pour continuer » lors de l’utilisation de l’IP JTAG-Over-Protocol pour appuyer sur la logique dans une partition PR (Partial Reconfiguration) ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP pour analyseur logique Signal Tap
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.4 et antérieures du logiciel Quartus® Prime Pro Edition, l’IP de l’analyseur logique Signal Tap affiche « Programmer l’appareil pour continuer » lorsqu’il tente d’exploiter la logique dans une partition PR lors de l’utilisation de l’IP JTAG-Over-Protocol.

Résolution

Pour contourner ce problème, désactivez l’option Activer l’utilisation de TCK-ENA dans l’IP JTAG-Over-Protocol.

Ce problème devrait être résolu dans une future version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.