ID de l'article: 000097725 Type de contenu: Dépannage Dernière révision: 28/12/2023

Pourquoi le port tx_pll_locked ne parvient-il pas à s’affirmer sur l’IP haute vitesse basée sur le Intel Agilex® 7 F-Tile PMA après avoir reconfiguré dynamiquement le canal vers un autre profil ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition, le port tx_pll_locked d’une IP haute vitesse basée sur un PMA Intel Agilex® 7 F-Tile peut ne pas s’affirmer après la reconfiguration dynamique du canal vers un autre profil.

    Résolution

    Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Pro Edition version 23.3, installez le correctif suivant :

    Ce problème a été corrigé dans la version 23.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.