Pourquoi les canaux de l’émetteur-récepteur Ethernet 50 Gbit/s ne sont-ils pas visibles dans la boîte à outils de l’émetteur-récepteur pour le cœur IP FPGA Ethernet 50G à faible latence pour les périphériques Stratix® 10 H-tile ?

En raison du module d’adaptation automatique de la machine à états finis (FSM) dans l’exemple de conception IP FPGA Ethernet 50G à faible latence, les canaux n’apparaissent pas dans la boîte à outils de l’émetteur-récepteur pour la version 23.3 du logiciel Quartus® Prime Pro Edition. et plus tôt. Le problème se produit lorsque l’option Activer le mode AN/LT et Auto-Adaptation est activée dans l’Assistant IP ; le fonctionnement de la boîte à outils de l’émetteur-récepteur sera interrompu lorsque le FSM activera et désactivera l’étalonnage en arrière-plan sur les périphériques Stratix® 10 H-tile.

Si le mode Activer AN/LT et Auto-Adaptation est activé, écrivez 1'b1 au bit [12] de 0x325 et 0x10325 registre pour maintenir le module d’adaptation automatique FSM dans un état d’inactivité avant de lancer la boîte à outils de l’émetteur-récepteur afin que le canal de l’émetteur-récepteur apparaisse dans la boîte à outils de l’émetteur-récepteur. Fermez la boîte à outils de l’émetteur-récepteur, écrivez 1'b0 à bit [12] de 0x325 et 0x10325 registre pour redémarrer le module d’adaptation automatique FSM afin que la console système ne se bloque pas.

Vous trouverez ci-dessous les étapes à suivre lors de l’utilisation de l’exemple de conception Ethernet 50G FPGA IP à faible latence, ciblez Stratix® périphérique 10 H-tile et activez l’option Activer le mode AN/LT et Auto-Adaption .

1. Dans la console système, tapez cd hwtest pour accéder au dossier TCL scripts.
2. Tapez source main.tcl pour charger le fichier main.tcl .
3. Pour l FPGA’exemple de conception IP Ethernet 50G multicanal à faible latence,
   1. Exécutez la commande reg_write 0x325 0x1000 pour le canal 0.
   2. Exécutez la commande reg_write 0x10325 0x1000 pour le canal 1.
4. Lancez la boîte à outils de l’émetteur-récepteur, puis les canaux de l’émetteur-récepteur pour 50 Gbit/s sont visibles.

Suivez ces étapes après avoir utilisé la boîte à outils de l’émetteur-récepteur :

1. Fermez la boîte à outils de l’émetteur-récepteur.
2. Pour l FPGA’exemple de conception IP Ethernet 50G multicanal à faible latence,
   1. Exécutez la commande reg_write 0x325 0x0000 pour le canal 0.
   2. Exécutez la commande reg_write 0x10325 0x0000 pour le canal 1.

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.