ID de l'article: 000097682 Type de contenu: Dépannage Dernière révision: 14/12/2023

Pourquoi le signal p<n>_ss_app_st_tx_ready passe-t-il à X dans la simulation des variantes 40 GbE et 50 GbE Intel Agilex® 7 F-Tile des ports Intel® FPGA IP du sous-système Ethernet lorsque le paramètre Enable Preamble Passthrough (Activer l...

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.4 du logiciel Intel® Quartus® Prime Pro Edition, le signal p<n>_ss_app_st_tx_ready passe à X (non défini) dans la simulation de ports 40 GbE ou 50 GbE lorsque le paramètre Enable Preamble Passthrough (Activer le relais du préambule ) est sélectionné sur Intel Agilex® 7 variantes F-Tile du sous-système Ethernet Intel® FPGA IP.

    Résolution

    Pour contourner ce problème dans la simulation, ne sélectionnez pas le paramètre Activer le passage du préambule pour les ports 40 GbE ou 50 GbE.
    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.