ID de l'article: 000097635 Type de contenu: Information et documentation de produit Dernière révision: 14/12/2023

Le en_pfc_port dans l’IP Ethernet E-Tile est-il un registre en lecture seule ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le guide de l’utilisateur de l’IP matérielle E-Tile : IP matérielle E-Tile pour les IP Intel FPGA Ethernet et CPRI PHY PHY E-Tile (UG-20160 ), en_pfc_port registre est défini à tort comme étant prêt uniquement. En fait, il s’agit d’un registre lecture-écriture pour activer TX PAUSE ou TX PFC.

Résolution

Il est actuellement prévu de résoudre ce problème dans une prochaine version de l’UG-20160.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ série F
FPGA Intel® Stratix® 10 TX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.