ID de l'article: 000097632 Type de contenu: Dépannage Dernière révision: 27/12/2023

Pourquoi l’appareil Intel Agilex® 7 F-Tile tx_pll_locked signal ne parvient-il pas à indiquer quand un R-Tile est inclus dans ma conception lorsque j’utilise la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Programmateur et outils Intel® Quartus® édition Prime Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.2 de Intel® Quartus® Programmer, le signal tx_pll_locked F-Tile du périphérique Intel Agilex® 7 ne parvient pas à affirmer quand un R-Tile est inclus dans votre conception.

    Résolution

    Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Pro Edition version 23.2, vous pouvez utiliser le logiciel Intel® Quartus® version 23.3 Programmeur pour configurer votre fichier SOF Intel® Quartus® Prime Pro Edition version 23.2 dans le périphérique Intel Agilex® 7.

    Ce problème est résolu dans la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.