ID de l'article: 000097611 Type de contenu: Dépannage Dernière révision: 15/04/2024

Pourquoi l’exemple de conception de reconfiguration dynamique F-Tile dans la variante de base FHT 400GE-4 avec AN/LT activé ne fonctionne-t-il pas correctement dans le matériel ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, l’exemple de conception de reconfiguration dynamique F-Tile dans la variante de base FHT 400GE-4 avec AN/LT activé ne fonctionnera pas correctement dans le matériel.

    Plus précisément, après avoir exécuté le script tcl pour exécuter l’exemple de conception, la console système se bloque lors de l’affichage des messages suivants :

    Lecture réussie du port 16 Décalage du registre CSR = 0x142c0, données = 0x2006
    Lecture réussie ETHERNET ANLT canal 16 Enregistrez anlt_seqcfg_csr4, décalage = 0x2c0, données = 0x2006
    Lecture réussie du port 16 Décalage du registre CSR = 0x240, données = 0x0
    INFO : valeur port_state = 0x00000000
    Lecture réussie du port 16 Décalage du registre CSR = 0x240, données = 0x0
    INFO : valeur port_state = 0x00000000
    Lecture réussie du port 16 Décalage du registre CSR = 0x240, données = 0x0
    INFO : valeur port_state = 0x00000000
    Lecture réussie du port 16 Décalage du registre CSR = 0x240, données = 0x0
    INFO : valeur port_state = 0x00000000

    Résolution

    Pour contourner ce problème dans la version 23.4 du logiciel Quartus® Prime Pro Edition, procédez comme suit :

    1. Accédez au répertoire <répertoire des exemples de projet>/hardware_test_design/hwtest_f/eth_f_dr
    2. Ouvrez le fichier ftile_eth_anlt_cfgcsr_inc.tcl dans un éditeur de texte approprié.
    3. Recherchez l’extrait de code suivant :

    proc get_reset_port_state_status_0 {ch} {

    met « \tINFO : Channel $ch : Checking port state status... »

    Définir le délai d’attente 10

    Set I 0

    tandis que {1} {

    if {$ch > 0xf} {

    set rdata0 [reg_read [expr 0x200 + [expr $ch * 0x4]]]

    } else {

    set rdata0 [reg_read [expr 0xc0 + [expr $ch * 0x4]]]

    }

    puts $ ::fileid « \t\tINFO : port_state valeur = $rdata 0 »

    Set port_state_value [expr ($rdata 0 >> 29) & 0x1]

    if {($port_state_value == 1 ) || $i >= $timeout } break

    Incr i

    }

    if {$port_state_value == 1} {

    met « \tINFO : port_state signal est élevé »

    } else {

    met « \tERROR : l’état mport ne va pas haut »

    }

    }

    1. Modifier la ligne suivante

    DE:

    set rdata0 [reg_read [expr 0x200 + [expr $ch * 0x4]]]

    À:

    set rdata0 [reg_read [expr 0x200 + [expr [expr 0x0f & $ch] * 0x4]]]

    1. Enregistrez le fichier
    2. Exécuter l’exemple de conception dans le matériel en utilisant les fichiers de script modifiés dans la console système

    Ce problème a été résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.