ID de l'article: 000097582 Type de contenu: Messages d'erreur Dernière révision: 20/05/2024

Pourquoi est-ce que je vois un message d’erreur indiquant « le périphérique nécessite que l’option de DEVICE_INITIALIZATION_CLOCK soit définie sur OSC_CLK_1_25MHZ, OSC_CLK_1_100MHZ ou OSC_CLK_1_125MHZ » lors de la compilation de l’exemple d...

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP MAC Ethernet 10G faible latence
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans l’IP de FPGA MAC Ethernet 10G à faible latence F-Tile, l’exemple de conception de l’IP FPGA MAC Ethernet 10G à faible latence F-Tile généré échoue à compiler, avec le message d’erreur suivant.

Erreur (22849) : FPGA IP instanciée dans la conception nécessite que l’option DEVICE_INITIALIZATION_CLOCK soit définie sur OSC_CLK_1_25MHZ, OSC_CLK_1_100MHZ ou OSC_CLK_1_125MHZ. Cette affectation est manquante dans le fichier de paramètres Quartus (fichier *.qsf).

Résolution

Pour contourner ce problème, mettez à jour manuellement le fichier de paramètres Quartus généré (fichier *.qsf) pour l’exemple de conception IP FPGA MAC Ethernet 10G Ethernet faible latence F-Tile avec les contraintes « set_global_assignment -name DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_100MHZ » et réexécutez la compilation.

Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.