En raison d’un problème dans l’IP de FPGA MAC Ethernet 10G à faible latence F-Tile, l’exemple de conception de l’IP FPGA MAC Ethernet 10G à faible latence F-Tile généré échoue à compiler, avec le message d’erreur suivant.
Erreur (22849) : FPGA IP instanciée dans la conception nécessite que l’option DEVICE_INITIALIZATION_CLOCK soit définie sur OSC_CLK_1_25MHZ, OSC_CLK_1_100MHZ ou OSC_CLK_1_125MHZ. Cette affectation est manquante dans le fichier de paramètres Quartus (fichier *.qsf).
Pour contourner ce problème, mettez à jour manuellement le fichier de paramètres Quartus généré (fichier *.qsf) pour l’exemple de conception IP FPGA MAC Ethernet 10G Ethernet faible latence F-Tile avec les contraintes « set_global_assignment -name DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_100MHZ » et réexécutez la compilation.
Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.